Kas ir labākais VHDL / Verilog / SystemVerilog redaktors?

Man patīk vi Tas ir vienkāršs un spēcīgs atslēgvārds var augstu gaismas parādīt tastatūra ir pietiekami, un nav nepieciešams izmantot peli
 
I dont zināt daudz apm Emacs ... NEDIT ir nekas, bet Windows Notepad ... Kā vienu manas zināšanas GVIM ir labākais ..
 
Yeah .. Emacs ir No.1 :) Nav svarīgi, cik ... Vienreiz u pierast pie tā, jūs varat rakstīt kodēšanas ātri. Es balsot to Nr.1 ​​EDA redaktoru.
 
[Quote = moorehuang] Es domāju activeHDL tiek ieteikts [/quote] Es domāju, ka tas ir labākais līdzeklis, kas paredzēts rakstīšanai Verilog / VHDL kodu ar labu dokumentāciju un veidnes!
 
\ Ltera Quartus-II 7.2sp1 "integrētā redaktors ir arī diezgan labs - automātiskā sabrukšanas / uncollapsing moduļu!
 
Man ir 2 gadu VIM pieredze Verilog dizainu. Bet, kad es tikos ar Emacs ar Verilog režīmā, es nomainīts uz Emacs kopš tā laika. Zemākaprakstītais dod man visvairāk elastību edit. un Verilog-režīmā ietaupīt man tik daudz laika Verilog hierarhijas instantiations. Bet es atzīstos, ka, Emacs ir grūtāk nekā jebkas cits. mācīšanās līkne ir samērā garš. Ja jums ir ciets programētāja fons īpaši funkcionāla programing pamats. Es ieteiktu Emacs ar Verilog režīmā. Citādi izmantot Spars vai cits.
 
Es gribētu, lai spars. Tas ir patiešām jauku redaktoru plānošanu.
 
Es esmu, izmantojot modelsim, bet es gribu mēģināt Emacs vēlāk
 
Emacs ar Verilog režīmā, auto pabeigta, ir ļoti labs. Ne izmēģināt VHDL / SystemVerilog.
 
viss (misu) attiecas tie paši noteikumi ABL. Pārējie domā ir jūsu! code> redaktors> rezultāti + kļūda saraksts + uc
 
Es domāju, ka spēks ir ļoti labs, līdz šim man nav izmantoti Emacs
 
[Quote = bigrice911] UltraEdit ir labākais! Emacs ir pārāk sarežģīta, un VI ir pārāk neglīts, un Gvim ir stulba lieta Windows ... [/quote] Lūdzu nepadara šos komentārus, ja vien jūs zināt, kas tas ir. Mācīšanās Emacs ir kā mācās braukt ar auto, grūti mācīties, bet kļūst tikpat vienkārši, kā refleksi, kad jūs zināt, kā to izdarīt. Iezīmes, Emacs .. Tie ir nesalīdzināmi ar citu .. Es post jaunu tēmu par kādu noderīgu trikiem Emacs par VLSI inženieriem, ko es uzzināju no manas pieredzes. Ir jauka grāmata, no o-Reilly "GNU Emacs", kas īsumā sērijā .. Tomēr tas ir daudz info par VHDL vai Verilog režīmā. Zemāk ir dažas norādes var izmantot .... bet, ja jūs patiešām vēlaties mācīties Emacs labākais veids ir izmantot bieži. Nu tur ir vēl viens redaktors es atradu labu ... "Simplifide", kas ir Eclipse bāzes plug in Tās joprojām ir attīstībā, bet vēl atmest noderīgs.
 

Welcome to EDABoard.com

Sponsor

Back
Top