[Quote = moorehuang] Es domāju activeHDL tiek ieteikts [/quote] Es domāju, ka tas ir labākais līdzeklis, kas paredzēts rakstīšanai Verilog / VHDL kodu ar labu dokumentāciju un veidnes!
Man ir 2 gadu VIM pieredze Verilog dizainu. Bet, kad es tikos ar Emacs ar Verilog režīmā, es nomainīts uz Emacs kopš tā laika. Zemākaprakstītais dod man visvairāk elastību edit. un Verilog-režīmā ietaupīt man tik daudz laika Verilog hierarhijas instantiations. Bet es atzīstos, ka, Emacs ir grūtāk nekā jebkas cits. mācīšanās līkne ir samērā garš. Ja jums ir ciets programētāja fons īpaši funkcionāla programing pamats. Es ieteiktu Emacs ar Verilog režīmā. Citādi izmantot Spars vai cits.
[Quote = bigrice911] UltraEdit ir labākais! Emacs ir pārāk sarežģīta, un VI ir pārāk neglīts, un Gvim ir stulba lieta Windows ... [/quote] Lūdzu nepadara šos komentārus, ja vien jūs zināt, kas tas ir. Mācīšanās Emacs ir kā mācās braukt ar auto, grūti mācīties, bet kļūst tikpat vienkārši, kā refleksi, kad jūs zināt, kā to izdarīt. Iezīmes, Emacs .. Tie ir nesalīdzināmi ar citu .. Es post jaunu tēmu par kādu noderīgu trikiem Emacs par VLSI inženieriem, ko es uzzināju no manas pieredzes. Ir jauka grāmata, no o-Reilly "GNU Emacs", kas īsumā sērijā .. Tomēr tas ir daudz info par VHDL vai Verilog režīmā. Zemāk ir dažas norādes var izmantot .... bet, ja jūs patiešām vēlaties mācīties Emacs labākais veids ir izmantot bieži. Nu tur ir vēl viens redaktors es atradu labu ... "Simplifide", kas ir Eclipse bāzes plug in Tās joprojām ir attīstībā, bet vēl atmest noderīgs.
This site uses cookies to help personalise content, tailor your experience and to keep you logged in if you register.
By continuing to use this site, you are consenting to our use of cookies.