VHDL sintēze

[panda]

hi i am jaunu FPGA, i ir sintezētas manu VHDL kodu, tas teica:

Skaits Šķēles: ..
Skaits Slice Flip Flops: ...
Skaits 4 ieejas LUT: ...

Es gribu zināt, ko tie, kādi ir Šķēles?Kur es varu atrast informāciju?
Thanks a lot.

 

[eltonjohn]

labi .. Es pieņemu, ka jūs izmantojat XILINX FPGA. Pāriet uz viņu mājas lapā un lūgt CDROM šim Familiy, ka jūs izmantojat. Bet pa šo laiku jūs varat lejupielādēt arī datu lapas par šo komponentu un arhitektūra dok.

 

[Renjith]

Hi panda,s.

FPGA r vienības, kas izgatavoti no pamata sauc CLB
s.and each slice into 2 LUTs
(Look-Up-Table).

Kas Xilinx FPGA, CLB ir sadalīts 4 šķēles
un katrs (šķēle vērā 2 LUT
Redzēt-Up-tabula).
u var iegūt skaidru priekšstatu apm FPGA arhitektūra no datu lapās sniegtās xilinx vietnē.

 

[Prasanna Kumar]

dažādas xilinx versijas atšķiras ar dažādām šķēles,
pieņemsim, jo xc400 sērijā mēs esam viens CLB = viena šķēle,

Virtex mums ir viens CLB = 2 šķēles.

Virtex2 mums ir viens CLB = 4 šķēles

 

[Kulprashant]

hi,
šķēles skaits būs atšķirīgs dažādām FPGA, piemēram,
Virtex mums ir viens CLB = 2 šķēles.
Virtex2 mums ir viens CLB = 4 šķēles

ar regards,
KUL.