vai es varu pieņemt pulksteni varētu?

[lightcloud]

Manā dizains, pulksteņus submodule ir frequnce dalīts ar galveno pulksteni,
Ja es izmantot sadalīti pulksteni, kas rodas pulkstenis ir kavēšanās cēloņa d flip-flop,
un man vajadzētu radīt daudz clokc ir sintēzes un darīt pulksteni koku par katru
pulksteni, un scan_chain sheme ir sarežģīts, tāpēc es varētu izmantot pulksteni varētu
signāls galveno pulksteni, un tas varētu samazināt līdzdalību no aizmugures
darbu.

 

[yln2k2]

Hi,

1) Jums ir nepieciešams, lai radītu radīto CLK katrai sadalītāju.Un es domāju, kas jums jādara, CLK koku radīt CLK, nevis rada CLK.
Ja jūs izmantot jebkuru CTS dzinēju tā parūpēsies.
2) Attiecībā uz Scan metodoloģiju, ja jūs izmantojat scan CLK atsevišķi (nevis ātrums scan), tad mēģiniet pievienot smaile bezmaksas mux pēc radīt CLK, kas ir viens no I / P, kā skenēšanas CLK.
lūgt CTS līdzsvaram no o / p no adatu bezmaksas mux.
šo jums nav nepieciešams darīt CLK līdzsvaru atsevišķi ...

Ja jūs nevēlaties veikt kādu no iepriekš minētajiem joprojām vēlaties sasniegt sadalīt CLK izmantojot clk_enable.lūdzu, pārliecinieties, ka šādi.
1) Jums ir nepieciešams līdzsvars clk_enable ar galvenajiem CLK, lai izvairītos no glitches ar CLK ceļš?
2) kāda veida pārsegumos jūs meklējat pie?daži īkšķis noteikumus, ja jūs darāt to izdalot ar 2, tad maiņu ļauj pusi cylce lai tā CLK puluse ir gaurnteed ....Thanks & Regards
yln

 

[jackson_peng]

Nu, u're jāuztraucas par sarežģītu pulksteni koku, kas ir atdalīti ar pulksteni dalītājs loģiku.

Tomēr, lai saglabātu pulksteni koku, kā vienību, jūs varat pieteikties selekcijas stilu pulksteni dalītāju.

uz