Strange PLL parādība

R

radiohead

Guest
Hi all!

Es esmu darot mērījumiem par frakcionētu N sigma-delta PLL.Sintezētās frekvence: 2,5-4GHz.Reference frekvence 26MHz.Kanālu atstarpēm 360kHz.

Viss izskatās labi.Izmantojot MUXOUT pin, i get sadalītajiem RF, un REF pulksteni ar tiesībām frekvenci.

Tomēr tajā elektroenerģiju sastāv no valdes,
tā vietā,
lai jauku sinewave (ar dažiem fāzes trokšņu, i know), I get a modulētie pārvadātājs.Tas ir centrs biežums ir labi, lai gan, tāpēc PLL ir atslēga.Mērot par maksas sūknis izlaidi, man šķiet maksa frekvence ir ļoti zema, tāpat kā 11kHz.Daudz mazāks nekā tas, ko es gaidīt no PLL uzstādījumus.Un šī frekvence ripples caur cilpa filtram, un ražo modulētie pārvadātājs.

Par sprogoties patiešām nāk no maksas sūknis, jo pārejas ir ļoti stāvas.Par opamp ar cilpu filtrs ir jauka un kluso un nav oscilēt.

Ja tas dīvaini parādība ir no?

ANF ar queerest lieta visiem: pēc brītiņa (piemēram, 5 minūtes), modulācijas pazūd, bloķēšanas ir ok, un viss darbojas kā modelētām ar programmatūru.

Can anybody sniegt man domu gaita, kas notiek, pārejas periods?I really mēģinājis daudz, bet nekas, šķiet, darbu.

 
Aizmirsu pieminēt šo: nav temperatūras iedarbību.Kad PLL ir slēgts jauka, un es unpower dēļa un tad repower tas tieši pēc tam, 11kHz ir atkal!

 
Kā gatavojaties spēlēt ar maksas sūknis pašreizējo?
vai tas ir kādas sekas?
Kādu PLL IC jūs izmantojat?

 
Uzlādējiet sūknis pašreizējo pazeminošā neietekmē.Izmantot ADF4153 no analog.

Kad PLL ir atslēga, es pat varat noteikt maksas sūknis pašreizējo uz augstāko vērtību par katru biežumu.Fāzu starpība ir 50 grādi,
kas ir vairāk nekā pietiekami, lai tiktu galā ar šo papildu ieguvumi.

 
Čau.Vai jums, izmantojot jebkuru zemu pamešanu sprieguma regulators,
atbilstoši ieejas / izejas atsaiste vāciņu?Dažreiz, varat saņemt sawtooth veida sprogoties par regulēta LDO izejas, ja robeža nav labi.

Arī jūs, izmantojot signālu ģeneratoru, kā 26MHz pulksteni, vai tikai dažas pulksteņa oscilators?Varbūt tā ir laba, lai raksturotu pulksteni pirmās.

 
Just mēra regulators outputs vēlreiz.Viņi, tīra kā svilpe.Nekas redzēt šeit.

Par reference: I izmantot DDS kā atsauce.Diferenciāļa izejas, filtrētu, AC kopā ar PLL.Man ir ļoti jauks sinewave šeit.Kad izmērīts ar spektra analizatoru, nav zema freq stimuls ir iekļauts 80dBc diapazonā!

 
Kas ir atsauce uz DDS, ir tā TCXO?Vai atsauce uz DDS nepieciešams laiks, lai nokārtotu?

 
Nē, tikai XO.Skaidrs no paša sākuma.I suppose biežumu varētu novirzīt dažus ppm laikā iesildīšanai no XO, bet tas nevar būt iemesls, manas problēmas.

 
Man bija dažas problēmas ar LDO's pagātnē attiecībā uz troksni.Viena no problēmām ir tā, ka uzlīmēšanu darbības joma zonde par tām reizēm quiets nosaka.Vai ka es nekad patika LDO's tam zema trokšņa PLL pieteikumus.Man vecā 723 joprojām bija karalis, jo vairāk pēc tam, kad tas kļuva pieejams SM

 
Es ceru, ka jums ir vairāk nekā viena stabilu darbības vietu jūsu PLL.Tas varētu būt tādēļ, apgriešana vai ierobežotu uzvedība maksa sūknis pašreizējais pret izejas spriegumu uzvedību.Normālā maksas sūknis pie vidū diapazons saņemt samazina piegādes robežām.Ja cilpa filtrs ir aktīvs ķēdes ar nelineāra produkcija vadītspēju varētu radīt stabilu DC darbojas punktu ar ievade impedance par aktīvās ķēdē.Šo jautājumu ir atkarīga no faktisko maksas sūknis strāvu.Ja pasīvu cilpa filtrs ir izmantojis atsauksmes no varactor varētu būt avots līdzīgu uzvedību.Ja dažas ierobežotu parametru, piemēram, piedāvājums ir izmaiņas arī uzvedību vajadzētu mainīties.Tas dotu daži mājieni.

 
<img src="images/smiles/icon_idea.gif" alt="Idea" border="0" />Hi all,
Es izlasīju diskusiju par PLL dizains un problēma, ka jūs atrast.Šeit ir dažas jaunas idejas.Vai jums ir 2.5V pie OP ievade ar suffition strāvas OP noslieces.Man bija problēmas ar OP027 dažos dizains līdzīgs yours, ka nemaldinātu R pašreizējā būt lielāks par 2mA.Tāpat ir svarīgi, ka jums ir OP, kas var aiziet uz 0V, tas nozīmē, ka Jums ir min-5V at-VCC vai OP ar ar iespēju iet uz leju, lai-VCC
tikai ar sprieguma par VCC un VCC uz zemes LM358 .. etc.IF jums nav pietiekami OP tā strādāja laiku pa laikam, salīdzinājuma ražo dažas zemas frekvences avarege biežums ir tuvu pierasts, bet PLL IC nepierāda, ka ir frekvence pareizi.
Daudzi succes in PLL dizains

XTASA

 

Welcome to EDABoard.com

Sponsor

Back
Top