reizinātājs

[neefa]

hi frz,
man ir nepieciešams īstenot sviras ar 4 ieejas un 2 izejas.var kāds ieteikt efektīvu reizinātājs 2 darīt to pašu.
thx.

 

[echo47]

Četri ieejas un divas izejas?Vai jūs reizinot kompleksiem skaitļiem?

Kāda veida ierīci, jūs lietojat?

 

[neefa]

nē IAM nav reizinot komplekss nos.just IAM dodot 4 8bit ieejas un man ir 2 get 2 izejas.

 

[echo47]

Parastā reizinātājs ir divas ieejas un viena izeja: Y = A * B

Varbūt tu domā multipleksoru nevis reizinātāju?

 

[neefa]

sorry, man ir kļūdaini it.it ir sarežģīta multiplier.i izmanto šādu kodu, lai īstenotu šo.
vai mēs varam prescale kā šis vai cits, mēs varam importēt kādu citu efektīvu metodi, 2 īstenotu šo?
PLZ liecina.
modulis signed_complex (A_R, A_C, B_R, B_C, D_R, D_C);
/ / D = A * B
ievade [07:00] A_R, A_C;
ievade [07:00] B_R, B_C;
izejas [07:00] D_R, D_C;
stieple [15:00] result1, result2, result3, result4;
mult mult1 (A_R, B_R, result1);
mult mult2 (A_C, B_C, result2);
mult mult3 (A_R, B_C, result3);
mult mult4 (A_C, B_R, result4);
stieple [16:00] prescale_R, prescale_C;

/ / Piešķir prescale_R = (result1 [7], result1) - (result2 [7], result2);
/ / Piešķir prescale_C = (result3 [7], result3) (result4 [7], result4);

piešķirt prescale_R = result1 - result2;
piešķirt prescale_C = result3 result4;

piešķirt D_R = (prescale_R [15], prescale_R [00:06]);
piešķirt D_C = (prescale_C [15], prescale_C [00:06]);
endmodule
modulis mult (a, b, ārā);
izejas [15:00] laikā;
ievade [07:00];
ievade [07:00] b;
/ / Stiepļu [07:00] laikā;
stieple [15:00] laikā;

piešķirt no = a * b;
/ / Piešķir no = (mult_out [15], mult_out [00:06]);
endmodule
thx.

 

[echo47]

Es neesmu pārliecināts, ko jūsu "prescale" stuff dara.I didn't pētījums to.

Verilog atbalsta parakstīts aritmētisko, tāpēc šeit ir redzams, kā es varētu darīt to.I wrote šo ātri un nav jāpārbauda tā pamatīgi uz bugs, tāpēc esi uzmanīgs!
Kods:

modulis signed_complex (A_R, A_C, B_R, B_C, D_R, D_C);

ievade parakstīts [07:00] A_R, A_C;

ievade parakstīts [07:00] B_R, B_C;

izejas parakstīts [07:00] D_R, D_C;piešķirt D_R = (0 A_R * B_R - A_C * B_C)>>> 8;

piešķirt D_C = (0 A_R * B_C A_C * B_R)>>> 8;

endmodule

 

[neefa]

thx ... tās darba

 

[manish_kumar]

Jūs varat sniegt man skaitu KTO multipler ic Privātuma jo mareket un kāda ir tur specifikācijas

 

[srikanth805]

Quote:4527 4-bitu sinhronā desmitgades ātrums reizinātājs.

CD4527 BCD Rate reizinātājs.

4089 4-bitu sinhronā divkāršo likmi reizinātājs.

CD4089BE Binary Likme CMOS reizinātājs

CD4085BF CMOS reizinātājs