Pulkstenis izplatītāju, CPLD

I

ITP

Guest
Hi all,

Es gribu impliment pulksteni izplatītāju, CPLD, izmantojot VHDL.Mans pieteikums ir izmantot 10MHz ārējo pulksteni, reizina ar 10 un izmantošana 100MHZ par clocking iekšpusē CPLD.Es lietoju XILINX XC9572 CPLD.Laipni ieteiktu kādu shēmu vai attiecīgās saites.

Thanks and regards
ITP

 
Jeśli wierzyć doniesieniom o planach firmy Apple na najbliższą dekadę, to w ofercie firmy z Cupertino znajdzie się zupełnie nowy produkt. Podobnie jak iPhone'a, iPada i Apple Watcha będzie można go zamieścić w kategorii produktów mobilnych, chociaż nie będzie miał z przenośnymi gadżetami elektronicznymi zbyt wiele wspólnego.

Read more...
 
in CPLD 95xx nav resurss, reizināt frekvenci, lai u jāveido asinhrons freq reizinātāju vai mainiet CPLD cita veida, lietojuma FPGA ar dll, mainīt ārējo freq, vai ...
Anyway, ar asinhrono circuit u var tikai divreiz galvenais freq afaik.

 
Tikai CPLD spēj reizinot ir Lattice XPLD.Mazākais ierīce tomēr tiek 256MC un ir 2 PLL's un bloku var konfigurēt, atmiņu vai kā CPLD.

 

Welcome to EDABoard.com

Sponsor

Back
Top