V
vipulsinha
Guest
Hi guys
Es esmu desiging VXI interfeisa dizains FPGA.
Vai kāds HEP mani, ja viņi jau iepriekš ir paredzētas interface / programmēšanas valoda ir VHDL.
Tas būs liels palīgs, ja daži ir darījuši agrāk, varētu sniegt man nevaldāms ceļu iet uz priekšu ar dizainu.
Ja daži tāds ir paraugs VHDL / Verilog kodu, tad tas būs ļoti appreciated, lai es varētu lietot dažas jausmas par to, kā projektēšanas blokus un pēc tam recode it ...Thanks and regards
Vipul
Es esmu desiging VXI interfeisa dizains FPGA.
Vai kāds HEP mani, ja viņi jau iepriekš ir paredzētas interface / programmēšanas valoda ir VHDL.
Tas būs liels palīgs, ja daži ir darījuši agrāk, varētu sniegt man nevaldāms ceļu iet uz priekšu ar dizainu.
Ja daži tāds ir paraugs VHDL / Verilog kodu, tad tas būs ļoti appreciated, lai es varētu lietot dažas jausmas par to, kā projektēšanas blokus un pēc tam recode it ...Thanks and regards
Vipul