VHDL? Verilog? Verilog-A? Verilog-AMS?

[Beardolphinaries]

Sveiki, varētu kāds pateikt, kas ir starp VHDL, Verilog, Verilog-A un Verilog-AMS atšķirība, lūdzu? Thanks a lot.

 

[mpig09]

Cienījamie Beardolphinaries: Es domāju: VHDL / Verilog: par digitālo projektēšanu un jauktus modelētu verilog-A: analog dizainers, nav laba ideja jauktā režīmā režīmā simulēt mpig

 

[Beardolphinaries]

Paldies ļoti daudz.

 

[olzanin]

Sveiki, VHDL un Verilog ir konkurenti, un gan digitālajam dizainam ir. Ar Verilog-A, jūs varat programma jūsu analog dizains dažas ideālu digitālo šūnas. Verilog-AMS ir par jauktu simulācijas. olzanin

 

[sparso]

I use verilog tīri digitālo stuff. VHDL izmanto galvenokārt Eiropā un Japānā. Nav daudz ASV. Verilog-A, lai modelētu analog stuff, ja man vajag ātru sim laikam. Nav izmantotas Verilog-AMS vēl, bet es domāju, ka Verilog ir apakškopa no AMS.