vhdl kods ...

[dimitarlazarevski]

Vai kādā sniegt man kodu sērijas paralēli out.Tā ir jābūt 6 bitu no datiem.Sērijas datu i ir, lai to ar manu roku bināro kodu.Valdē ir Xilinx Spartan 3E; Chipset?XC3S100E; TQ144

BASYS (Pamatlikme System Board) Digilent
Thank u

 

[jody]

Skatīt www.opencores.org

 

[FVM]

Pamataktā sērijas-to-paralēli konversijas ir tikai dažas rindiņas koda.Tam var būt citas prasības neesat vēl pateikt.
Kods:

signālu sr: std_logic_vector (5 downto 0);

sākt

process (CLK);

sākt

ja rising_edge (CLK), tad

sākt

sr <= sr (4 downto 0) un si;

beigām;

beigām;

beigām;

 

[shnain]

Čau,

Tikai dažas enhancments:

Kods:signālu sr: std_logic_vector (5 downto 0);

...sākt

...process (CLK, RST);

sāktja RST ='0 ', tad

sr <= (others <='0 ');elsif rising_edge (CLK), tad

sr <= sr (4 downto 0) un si;endif;beigām;

 

[kalyansrinivas]

Es domāju, ka varat izmantot inbuilt serdes bloki (mīksto bloki) punktus. Varat veikt primitīvas definīcija no Xilinx datu lapā.