VHDL enquirey

[ehsan_iut]

Hi folks,
Vai ir iespējams piekļūt moduļiem signālu no zemāka līmeņa, no augšas moduli?Es domāju, ka būtu ļoti lietderīgi rakstiski testa soliņi.Vai mums vajadzētu dot tām signālus testa stenda, izmantojot ostu?TNX.

 

[avimit]

VHDL neparedz metodi, ar kuru jūs varat piekļūt signāliem noteikti hierarhijā augstā līmenī vai arī citā līmenī.Tomēr ir veidi, kā to darīt
1).Paziņo signālus iepakojumā, nevis uzņēmuma / arhitektūrā.Tad apkopo šo paketi, un padarīt to redzamu moduļos dziļi hierarhija un moduļu vēlaties piekļūt pašu signālu, teiksim testa stenda.Tad jūs varat piekļūt signālam gan vietās
2).Ja jūs izmantojat modelsim, jūs varat izmantot kaut ko sauc par "signālu spiegu", kas padarīs jūsu signālu redzama anylevel, neatkarīgi no tā, cik dziļi hierarhija tie ir.
Piemērs:
Kods:

init_signal_spy ("/ top/uut/inst1/sig1", "/ top/top_sig1", 1,1);