Verilog "parametrs" kļūdu ...

[davorin]

Vai šis skaņu pazīstama kāds?

"" C: / verilog /
test / tools.v ", line 32: Kļūda, sintakses kļūda netālu: parametrs <- Kļūda (s) atrastas Verilog avots."

Ar kļūda pozīcija:

"parametru TESTS = 8'b00000001;"

 

[jelydonut]

Vienīgais, es domāju, ka arī tas, ka jums var būt parametrs atrodas ārpus moduli ..Es vienmēr tikai tos pēc ostas deklarāciju ..

jelydonut