Verilog-Node Capacitance Problēmas

[unluerdincer]

Sveiki, es esmu, izmantojot Verilog-A, lai radītu trīs termināla (3 punktiem) slēdzis ritms. Mana Verilog-fails rada pareizo IV īpašības, kas es ceru, bet, kad mēģinu modelētu ventilators-out (FOR), ar ierīci, es sapratu, ka Cadence nav uztveršanas definēts vārtu kapacitātes vērtība Verilog-A. Lai attēlotu kavēšanās atšķirība starp FO4 un FO16, man ir nepieciešams, lai pievienotu mezglu kapacitātes, uz manu verilog-modeli. Esmu mēģinājis definējot to kā parametru, bet nevar padarīt to darbu Cadence. Vai jums ir kādi ieteikumi par to, kā es varētu noteikt manu vārtu kapacitātes in Verilog, lai Cadence var iegūt fan-out? Paldies

 

[pavel_adameyko]

Sveiki, unluerdincer Vai esat mēģinājis darīt kaut kā, piemēram, es (net1, net2)

 

[unluerdincer]

Sveiki pavel_adameyko, es esmu, izmantojot skatīties izveidot tabulas, lai noteiktu manu IV īpašības, tāpēc man nav "C" manā vienādojumos. Man ir mēģinājuši noteikt CGS šādi (* desc = "gate-source kapacitātes", vienības = "F" *) nekustamo CGS, bet nevar padarīt kadence simulators to atzīt. Es nezinu citu veidu, kā noteikt vārtu kapacitātes. Vai jums ir kādi ieteikumi? Paldies Dincer

<span style="color: grey;"><span style="font-size: 10px">---------- Post added at 09:07 ---------- Previous post bija 08:53 --- -------</span></span>
Sveiki pavel_adameyko, es esmu, izmantojot skatīties izveidot tabulas, lai noteiktu manu IV īpašības, tāpēc man nav "C" manā vienādojumos. Man ir mēģinājuši noteikt CGS šādi (* desc = "gate-source kapacitātes", vienības = "F" *) nekustamo CGS, bet nevar padarīt kadence simulators to atzīt. Es nezinu citu veidu, kā noteikt vārtu kapacitātes. Vai jums ir kādi ieteikumi? Paldies Dincer