Verilog Izveidot

V

vlsi_freak

Guest
Sveiki visiem,

Vai verilog ļauj izmantot radīt pārskatus citā radīt paziņojumu.
Man ir prasība, kā shon turpmāk,

radīt if (A> 1) / / A ir augstākā līmeņa generic
radīt (i = 0; i <10; i = i 1)
sākas: START
loģika .....
beigas
endgenerate
endgenerate

Iepriekš dod kļūdu, kamēr sastādīšanas.Jebkura cita iespēja izmantot radīt citā radīt.

sveicieni,
dīvainis

 
Czasy gdy komputery osobiste miały skąpe interfejsy graficzne odeszły już w niepamięć na rzecz znacznie bardziej intuicyjnych i kolorowych. Jednym z ostatnich b...

Read more...
 
Čau,

Būtībā i izmantot VCS.Bet tas būtu synthesizable un neatkarīgi no simulators.

sveicieni,
dīvainis

 

Welcome to EDABoard.com

Sponsor

Back
Top