Verilog (arī) Problēma

[swapnil_vlsi]

Kaplis failu integrāciju ("ietver) kompilatora direktīva tiek izmantots, lai ievietotu visu saturu avota failu citā faila laikā compilation.ie rezultātā saturu iekļauto avota failā parādās vietā" ietver kompilators directive.IS "ietver kompilators direktīvu var izmantot, lai iekļautu pasaules vai plaši izmanto definīcijas un uzdevumi, bez iekapsulētājmateriālu atkārtoti kodeksa moduļa robežās.
pieņemsim, ka es uzrakstīju vienu faila nosaukumu "swapnil_user_constants.v" ...un šo failu jāiekļauj "swapnil_constants.v" kā

"Ietver" swapnil_user_constants.v "

bet vienlaikus pārbaudot syntex ar Xilinx tas parāda kļūdu, piemēram, šāds fails neeksistē ...
Kā es varu iekļaut šādus failu
var jebkurā ķermeņa man pateikt

 

[modelsim62c]

Kas Xilinx projekta vadītājs, atveriet izvēlni: Process -> Properties

Tad to izdarītu:
1) Noklikšķiniet uz kategoriju "Kopsavilkuma opcijas"
2) Tagad, netālu no grunts tiesības loga, pārmaiņas
"Property displejs līmenis" -> Advanced

3) Inside "Īpašuma nosaukums" ritināšanas lodziņu,
meklēt galda Ierakstu "Verilog Iekļaut Directories"
Mainīt to pareizo ceļu (ti, atrašanās vietu "ietver failus)

 

[swapnil_vlsi]

Es Gone, izmantojot pasākumus, jums ir teicis ....

1) Tiesības, noklikšķiniet uz "Kopsavilkuma opcijas" Tad es ieraksta īpašībām
2) Tagad, netālu no apakšējā labajā loga, pārmaiņas
"Īpašuma displejs līmenis" -> Advanced

3) Inside "Īpašuma nosaukums" ritināšanas lodziņu,
meklēt galda Ierakstu "Verilog Iekļaut Directories"
Mainīt to pareizo ceļu (ti, atrašanās vietu "ietver failus)
kurš fails ir jāiekļauj tur im selekcijas
1) _projnav
2) _xmags
3) xst-> darba> vlg3c ......

Es to izmēģināju visu ceļu, bet tomēr tas liecina par kļūdu
Neizdevās atrast arī fails "fails name.v"ja i HAV lai iekļautu vairāk nekā vienu failu, tad ko es varu darīt??