M
madhouse
Guest
Man vajag, lai no jauna dizaina esošo shēmu, lai būtiski samazinātu čipu skaits un ieviest dažas jaunas funkcijas.Esoša konstrukcijas ir viss standarta 74HC sērijā loģika.Es esmu meklē iespēju eksperimentēt ar CPLD vai FPGA kā risinājumu, bet es esmu tikai par to, es varu tikai reāli strādāt ar DIP / PLCC iepakojumu un mājās brūvēt dēļi.
Esmu pagaidām paskatījos Xilinx Webpack, galvenokārt tāpēc, ka es varētu viegli mest kopā JTAG programmētājs, iespējams avots XC9500 daļas samērā lēti, un piemērotā iepakojumā.
BET - un liels vienu - es nevaru atrast nevienu pienācīgu konsultācijas par programmatūru.Es gribētu izmantot shematisks dizains, kā tas ir iespējams, vieglāk man saprast sākumā, un es jāuztraucas par programmēšanas valodām vēlāk.
Arī es esmu atvērta priekšlikumus par alternatīviem ierīču lietošana - nav īpaša iemesla manu sākotnējo izvēli, kas nav tā ", šķiet, fit rēķinu."
BTW, man ir nepieciešams sagatavot divu ostas 2MByte SRAM (vienas ostas rakstīt tikai vienu ostu nolasīt tikai ar 21 bitu skaitītājs radīt lasīt adresi un ārējo SRAM protams).Rakstīt tikai ostas vajadzībām minimālo cikla laiks 200ns, 2M SRAM ir piekļuve 70nS laiku un izlasīt tikai ostā var slēdzeni datus drīz.Būs ārējais pulksteni avots letes, un spēja, vai nu pirms slodzes counter vai pievienot kompensēt tiks uzskatīta par priekšrocību, taču nav būtiski.SRAM dati nav obligāti nepieciešams nodot caur ierīci.
Tradicionālajā TTL loģiku tas ir salīdzinoši vienkāršs, bet ar lielu mikroshēmu skaitu, un daudz kas saistīti nasties ....
Jebkura maršrutos suggetions par veikt, konsultācijas, praktiski ierīces utt būtu patiešām labs!
<img src="http://www.edaboard.com/images/smiles/icon_biggrin.gif" alt="Loti laimīgs" border="0" />
Esmu pagaidām paskatījos Xilinx Webpack, galvenokārt tāpēc, ka es varētu viegli mest kopā JTAG programmētājs, iespējams avots XC9500 daļas samērā lēti, un piemērotā iepakojumā.
BET - un liels vienu - es nevaru atrast nevienu pienācīgu konsultācijas par programmatūru.Es gribētu izmantot shematisks dizains, kā tas ir iespējams, vieglāk man saprast sākumā, un es jāuztraucas par programmēšanas valodām vēlāk.
Arī es esmu atvērta priekšlikumus par alternatīviem ierīču lietošana - nav īpaša iemesla manu sākotnējo izvēli, kas nav tā ", šķiet, fit rēķinu."
BTW, man ir nepieciešams sagatavot divu ostas 2MByte SRAM (vienas ostas rakstīt tikai vienu ostu nolasīt tikai ar 21 bitu skaitītājs radīt lasīt adresi un ārējo SRAM protams).Rakstīt tikai ostas vajadzībām minimālo cikla laiks 200ns, 2M SRAM ir piekļuve 70nS laiku un izlasīt tikai ostā var slēdzeni datus drīz.Būs ārējais pulksteni avots letes, un spēja, vai nu pirms slodzes counter vai pievienot kompensēt tiks uzskatīta par priekšrocību, taču nav būtiski.SRAM dati nav obligāti nepieciešams nodot caur ierīci.
Tradicionālajā TTL loģiku tas ir salīdzinoši vienkāršs, bet ar lielu mikroshēmu skaitu, un daudz kas saistīti nasties ....
Jebkura maršrutos suggetions par veikt, konsultācijas, praktiski ierīces utt būtu patiešām labs!
<img src="http://www.edaboard.com/images/smiles/icon_biggrin.gif" alt="Loti laimīgs" border="0" />