vajadzīga palīdzība par Via pilināmā metode

[geekay]

Hai visiem,

i am, izmantojot Intel proccessor 0,424 MM piķis FBGA tas ir dažāda veida tapas masīvs ir

var kāds, lūdzu, suggess man, kā, izmantojot's likts iekšpusē BGA un kāda ir Via izmērs?.

Es šeit pievienoto Intel FBGA pēdas PIC.PDF

paldies
geekay.
Atvainojiet, bet jums ir nepieciešams pieteikumvārds, lai skatītu šo arestu

 

[karesz]

Hi,
jūs redzat, ja jums Via vērā spilventiņi, jūsu PCB ražotājs, jābūt ļoti labs "planarizing" process, šī isn't lēts un varbūt nav viegli lodēt mikroshēmas pār viņu ...
Es uzskatu, tā vienkāršāk un lētāk savstarpēji piemērot salvetes savu (mikro) Vias ...
Ar 424 um piķis jums var būt (atkarīgs no jūsu PCB ražotāju process) pyd diametru, ti 300um, ev.250umeter ar caurumu 75 /-25um ...
Cauruma diametrs ir jautājums par procesu Arī thenn diametrs aspekts / biezums mosten 10 (ev. līdz 15)!
Jums nepieciešams apspriest šos datus, visos gadījumos ar Jūsu izvēlēto PCB ražotājs!
K.

 

[geekay]

Hi Karesz,

mūsu PCB ražošanā vismaz dril szie ir 8 mils.

Šajā gadījumā, kā es varu ievietot mikro starpniecību ir starp BGA spilventiņu's.

ja u bedres, izmantojot's on BGA spilventiņu's i nevar ņemt pēdu no iekšpuses BGA pin's.jo BGA pin piķis ir ļoti mazāk (0,419) 16,5 mils un BGA pin pin Air atšķirība ir 7,3 mils par mums ..

Lūdzu, iedodiet man kādu ideja ir padarīt Via's vai man citu risinājumu.

 

[karesz]

Hali geekay,
redzat, ja jūsu caurums var min.8 mils = 203umeter_also jums aizmirst šo PCB ražotājs / viņa tehnoloģija par šo dizainu!
_or visos daļēji gadījumos partielle ražošanai FPGA?
Vai jums ir tikai ca.95 um starp spilventiņi?
Vai esat pārliecināts, ka 0,419 piķis nav collu saprast pls?Tā patīk man irrealistic ar 95 um starp spilventiņi un tik daudz BGS par minimālo attālumu ...
Kāds ir precīzs mikroshēmas un lietošanas veids pls?
Jūsu vienīgais veids is_ ja piķis = 0,419 mm taisnība is_to ir starp visām landpattern MICROVIA!

Iemesls:
Jūs nevarat būt Cooper līnijas / vadi starp zemi modelis, arī jums ir jābūt tik un tik Multi Layer, ir daudz (mikro) VIaS!
Šiem līdzekļiem, izmaksas, tad viņi lai ar LASER urbšanas, ti, 50 vai 100 mikronu!
Tik piķis tas ir nepieciešams, lai risinājums :-(.

Daži Idea:
Jums ir salīdzinoši normāls ML-padome, bet TOP / BOT slāņi (zem FPGA) platības finest piķi Kapton / folie saprata, un tas ir lamināts virs "bāzes PCB"

<img src="http://www.edaboard.com/images/smiles/icon_smile.gif" alt="Smaids" border="0" />

.Otra puse ir pilna PCB kā finest drukāt produce_costs ...
K.

 

[geekay]

Hi Karesz,

Paldies par atbildi.

Tagad es esmu Samazinātas Pad izmērs 16 mils līdz 13 mils spilventiņu.tāpēc mums ir 10,3 mils gaisa spraugu starp Pakāpenisks pin's.

Tagad es varu uzņemties iekšējais slānis pēdas no BGA iekšpuses pin's, bet man ir nepieciešams īstenot, izmantojot's (8 mils urbi un 12 mils spilventiņu izmērs) par spilventiņu.ja man Via ir par spilventiņu, kāda veida problēma man ir nepieciešams, lai spētu ..

skatīt nospiedumu attēlu šeit:

http://i752.photobucket.com/albums/xx165/ganeshkumar06/intel04191MM_pitchStaggeredBGa.jpg
http://i752.photobucket.com/albums/xx165/ganeshkumar06/intel0424MM_pitchStaggeredBGa-1.jpg
lūdzu, ieteikt man ...

paldies jau iepriekš
Geekay

 

[karesz]

Hi,
Es domāju, ka jums vajadzētu lūgt Intel_or ļoti kompetenta firma par populating jūsu FPGA pār pielodējamības ar savu ierobežotām spilventiņi!
Im nav eksperts šajās kuriem ...
Man ir svarīgs jautājums uzticamību pielodēti bumbiņas ar ierobežotām pad diametrs!
Ar VIaS ar spilventiņu: jums būs nepieciešams, izmantojot, aizpildot un NODERĪGAS planarization process jūsu PCB un tās būs dārgākas! ...
Es nevaru redzēt daudz par savu nospiedumu, bet tā kā es pārbauda ir (man) OK.
K.