Vai sinhrons vai asinhrons dizains priekšroku?

[pratibha md]

Ir sinhronas vai asinhronas dizains priekšroku?
PLZ norādīt pamatojumu.ASYNC dizains parasti infered ar Latch in FPGA dizains, bet sync design by kritiens.
Tātad, kas ir labāka ideja veidojat?

 

[news]

<a href="http://www.komputerswiat.pl/jak-to-dziala/2010/11/anonimowe-karty-platnicze-czyli-jak-rozliczaja-sie-cyberprzestepcy.aspx"> <img align="left" src="http://www.komputerswiat.pl/media/2010/307/1485801/PayCardKey-ZAJ.jpg" /></a> Anonimowe karty Paysafecard, to ulubiony środek płatniczy internetowego półświatka. Czy wiecie dlaczego?<img width='1' height='1' src='http://rss.feedsportal.com/c/32559/f/491281/s/f4a3858/mf.gif' border='0'/><br/><br/><a href="http://da.feedsportal.com/r/83965470869/u/0/f/491281/c/32559/s/f4a3858/a2.htm"><img src="http://da.feedsportal.com/r/83965470869/u/0/f/491281/c/32559/s/f4a3858/a2.img" border="0"/></a>

Read more...

 

[khamitkar.ravikant]

vienmēr labāk, lai ir sinhronizācijas.dizains flip flop izlaides konkrētā laikā ir paredzami un notikumi occure pie pulksteņa pasākumos, lai tas vienmēr ir labāk izmantot sync.dizains.
ja u iet par ASYNC.dizains tad izpildi FPGA saņemt hamperd un u nav iegūtu vislabākos rezultātus.
ja u vēlaties pārbaudīt pats pat XILINX dod pats brīdinājums, ja u lietot valodu veidnes.
u var doties uz XILINX ISE's Edit -> language template -> VHDL -> sintēze būvēt -> kodēšana piemērs -> un pēc tam u var pārbaudīt jebkuru piemēri, kas tiek sinhronizēti.vai ASYNC.
XILINX dos brīdinājumu par ASYNC.designs.
pārbaudīt, ka.

 

[pratibha md]

Pirmkārt, es gribētu pateikties jums par atbildi.
Es mēģināju ASYNC D flip flop in ISE.Bet es nesaņēma nekādu brīdinājumi.Es lietoju ISE 9,1
Vai varat plz ieteikt, kā es varu mācīties Timing analīze Front end dizains?Es domāju jebkurš novērtēšanas versija rīkiem?

 

[radix]

pratibha md,

Kas ir ASYNC flip-flop in vhdl / verilog?

Flip-flop ir tas, kas faktiski padara dizains sinhrono jo tas ir clocked elements.Citu ciparu shēmas, kā un, vai, xor, un muxes ir ASYNC ierīces, bet flops un skaitītāji pārmaiņas pulksteni malām un notvert stāvokli citās ASYNC ierīcēm.

Jūs varētu vēlēties uzņemt grāmatu par digitālo dizains nokļūt familar ar dažiem jēdzieniem.Patiesi ASYNC dizains vajadzētu būt vēl zemāka jaudas alternatīvu sync dizainu, jo jums nav brīvi darboties pulksteņi.

Lielākā daļa dizainparaugu matricas / Asics ir sync designs.Vai vismaz viņi cenšas būt!

<img src="http://www.edaboard.com/images/smiles/icon_biggrin.gif" alt="Very Happy" border="0" />Radix