Vai katram vhdl programmas vajadzībām testbanch?

Ne vienmēr,
Bet kā lai apstiprinātu to?Es domāju dizainu.
Just rakstīt kodu, nevar izpildīt vajadzības vienā shot.
Izmēģinājumu stenda dos noteikumu pārbaudes spējas, valstīm uc
Tāpēc ceru, ka jūs saprot nepieciešamību pēc testēšanas stendā.

 
Jūs varat sastādīt / palaist savu dizainu, tieši izmantojot simulators un stimulēt ieguldījumu no iekšpuses simulators sevi bez vajadzības, ir testbench ..tomēr tas nevar būt iespējams, ja salīdzinoši lielu bloku ar daudzām I / Os

 
omara007 rakstīja:

Jūs varat sastādīt / palaist savu dizainu, tieši izmantojot simulators un stimulēt ieguldījumu no iekšpuses simulators sevi bez vajadzības, ir testbench ..
tomēr tas nevar būt iespējams, ja salīdzinoši lielu bloku ar daudzām I / Os
 

Welcome to EDABoard.com

Sponsor

Back
Top