uncomplete reset assignmet ar reg, Kas notiek Synth?

[Arturi]

Dear all,

Man ir gabals kodu, kas apzīmē 13-bitu flip-flop ir reset ar 10 bitu modelis:

reg [ `MSB20: 0] reg20;

vienmēr @ (posedge clk vai negedge rstb_regs)
if (~ rstb_regs)
reg20 <= 10'b00_1000_0000;
citādi
......

In simulācija Es redzu, ka biti 13:10 tiek pielāgoti uz nulli.

Bet kas notiek sintēze?Vai nozīmīgākie reģistrā tiek sintezētas ar flops ar asinhronās reset?Vai instruments izvēlas vienkāršā flops, kas mazāka platība?Galu galā mēs nenorādot reset vērtība šīm flops ...

Pateicība,

Arturi

 

[iwpia50s]

13:10 tiek sintezētas ar DFF ar reset un 9:0 ir sintezēta ar DFF wothout atiestatīt.

 

[shiv_emf]

Vai mēs varam sagaidīt aizbīdņi šeit?

 

[iwpia50s]

Iespējams, jo tie ir ārpus vienmēr bloku.

 

[pranam.bhagavan]

Arturi wrote:

Dear all,Man ir gabals kodu, kas apzīmē 13-bitu flip-flop ir reset ar 10 bitu modelis:reg [ `MSB20: 0] reg20;vienmēr @ (posedge clk vai negedge rstb_regs)

if (~ rstb_regs)

reg20 <= 10'b00_1000_0000;

citādi

......In simulācija Es redzu, ka biti 13:10 tiek pielāgoti uz nulli.Bet kas notiek sintēze?
Vai nozīmīgākie reģistrā tiek sintezētas ar flops ar asinhronās reset?
Vai instruments izvēlas vienkāršā flops, kas mazāka platība?
Galu galā mēs nenorādot reset vērtība šīm flops ...Pateicība,Arturi