unbonded izejas pieslēgvietas

S

shaiko

Guest
Kāda ir produkcijas tapas, kas nav obligācija, FPGA UCF failu valsts? some_output
 
Es domāju rīks paceļ adatu un piešķirt izejas signālu faktu (par labāko laiku tapa, es domāju?).
 
jā, instrumenti būs izvēlēties vietu pie izlases. Es tiešām nezinu, kas domāja, tas bija labs noklusējuma, bet tas, kas notiek.
 
Es neesmu pārliecināts par precīzu algoritmu, ko tā piemēro, tomēr tas var būt noderīgi, ja jūs plānojat veidot plati un gribu, lai instrumenti, kas derīgas pins optimālā vietās, kas var palīdzēt, ja ir nedaudz nav acīmredzamas ierobežojumi (piemēram, pus bankas clocking reģionos, I / O buferis veidu un sprieguma ierobežojumiem uc). Nav nekas sliktāks nekā veidot klāja un uzzināt, pārāk vēlu, ka jūsu dizains var neietilpt pin izvietošanu jūs noplūktiem.
 
Jums ir iespēja vienlaikus generting uz bitfile lemt par nesavienotiem pins nu pull-up/pull-down vai peldošs
 

Welcome to EDABoard.com

Sponsor

Back
Top