Tutorials / about FGPA info ar ADC Application

[Budda]

Nu im attīstīt kuģa ar ADC, kas ir datu vākšana un spitting out sērijveidā. Ir ierosināts, ka man vajadzētu izmantot fpga pulksteni sērijas datu veikts caur SCLK un datu, un tad bufera to un vidējo datus, izmantojot slīdošo filtru un tad iespļaut vidēji datus, lai dati un adrese autobusu uz galveno micro. Ja jūs saprastu iepriekš ir kaut kas līdzīgs tas ir iespējams ar FPGA? un ja jā, kur zeme man ir jāsāk strādāt, i veida saprast, kas FPGA ir un kā tā darbojas, bet var atrast jebkurā vietā, kas palīdzēs man to tulkot. Mēģināja xilinx.com bet galvenokārt buldurēšana man lol Cheers

 

[k4iNz0w]

Jūs esat ieguvuši garš ceļš ejams Ir labs FPGA konsultācijas un ABL gidi, kas tur. Meklējiet piemēram, šādas saites: http://www.fpga4fun.com http://www.doe.carleton.ca/ ~ jknight http:/ / www.aldec.com/Downloads/ http://www.doulos.com/knowhow/

 

[lucbra]

Par PLD (FPGA vai CPLD) ir atkarīga no dažiem parametriem IMHO. Speed, databus platums, pirmapstrāde nepieciešams, uc Ir arī ADCS ar sērijas izlaidi (lielākoties izmanto audio robežās). Ja jums ir ātrgaitas ADC (> 100MSPS), Jums būs daudz problēmas iegūt datus no ADC uz μP vai μC. DSP alikes ir labākas iespējas procesa šīm plūsmām datus. Ja jūs vēlaties digitālo filtru priekšā jūsu DSP / μP, un sērijas izlaidi, pašlaik tikai viena iespēja FPGA + SerDes (ir vai nav integrēts). , X un L ir produkti šajā jomā. (Stratix, Virtex2, XPGA). Daži no ADCS var dot tikai uzrādot datus (pilnā apmērā), diferenciālo režīmā (LVDS, LDDK). Atkal, tad jums būs nepieciešams, lai līme pre-process. Hope this helps