W
wjnbry
Guest
i am troubling ar maisītāju dizains?
FET resitance maisītāju projektēšanas process (tikai vgs piemēro vārti):
1 Tone piemēro PORT2 definē LO biežums un tīra vara (11.5ghz, 14.9dbm, jaudas līmenis būtu jāoptimizē).
2 Tone piemēro PORT1 definē RF biežumu un jaudu (14-16ghz,-20dbm).
PORT3 ir, ja jauda (2,5-4.5ghz).
pirms i dizaina saskaņošana un filtrēšanas ķēdēm, bet es gribu zināt:
1.Kā es varu optimālu dc slīpo, lo līmeņa un ostas pretestība (RF, lo, ja), kas ir mērķa (pārveidošanas zudumu un plakanu vai citi cits)?
2.Kā lai izmērītu LO ieejas pretestība, RF ievade pretestība, JA izejas pretestības (izmantojot hamonic vai līnijpārvadātāju mērījums)?
i am izmantojot mikroviļņu birojs 5,53.
veiksmi visiem šeit, mani dārgie draugi.
FET resitance maisītāju projektēšanas process (tikai vgs piemēro vārti):
1 Tone piemēro PORT2 definē LO biežums un tīra vara (11.5ghz, 14.9dbm, jaudas līmenis būtu jāoptimizē).
2 Tone piemēro PORT1 definē RF biežumu un jaudu (14-16ghz,-20dbm).
PORT3 ir, ja jauda (2,5-4.5ghz).
pirms i dizaina saskaņošana un filtrēšanas ķēdēm, bet es gribu zināt:
1.Kā es varu optimālu dc slīpo, lo līmeņa un ostas pretestība (RF, lo, ja), kas ir mērķa (pārveidošanas zudumu un plakanu vai citi cits)?
2.Kā lai izmērītu LO ieejas pretestība, RF ievade pretestība, JA izejas pretestības (izmantojot hamonic vai līnijpārvadātāju mērījums)?
i am izmantojot mikroviļņu birojs 5,53.
veiksmi visiem šeit, mani dārgie draugi.