SystemStudio: Mana Verilog izlaide DFG ir aizkavējusies par 1 ciklu

Y

yuenkit

Guest
SystemStudio: Mana Verilog izlaide DFG ir aizkavējusies par 1 ciklu

I use ABL iesaiņojuma par algoritmiskās simulācijas.
Es cann't padara to, lai būtu izejas, kamēr ieguldījumu izmaiņas.In DFG plūsma, produkcijas izmaiņām būtu nekavējoties kuģa pakaļgala izmaiņas ievadi.

BTW, mana Verilog ir papildinātāja ar DFF.

Paldies

 

Welcome to EDABoard.com

Sponsor

Back
Top