M
mawais
Guest
Čau!
Es esmu jauns, lai VHDL, es vēlos zināt, kas ir pēc gabals koda synthesizeable vai ne
process (x)
sākt
if (x "notikums, un x = '0 '), tad
.....
....
beidzas, ja;
end process;
, Kur x ir jebkurš signāls vai ievades, kas nav pulksteņa.Es esmu perticularly atsaucoties uz notikuma paziņojumu, ka ir iespējams syntesize malas trigreed process asinhroni ar reālā laika aparatūru.
Es lietoju XILINX ISE 10.1.Vai kāds pastāstīt, kā zināt, izmantojot šo programmatūru, kādu daļu vai apgalvojums nav synthesizeable.
Thanks in advance.
ar laba vēlējumiem,
Muhammad Awais.
Es esmu jauns, lai VHDL, es vēlos zināt, kas ir pēc gabals koda synthesizeable vai ne
process (x)
sākt
if (x "notikums, un x = '0 '), tad
.....
....
beidzas, ja;
end process;
, Kur x ir jebkurš signāls vai ievades, kas nav pulksteņa.Es esmu perticularly atsaucoties uz notikuma paziņojumu, ka ir iespējams syntesize malas trigreed process asinhroni ar reālā laika aparatūru.
Es lietoju XILINX ISE 10.1.Vai kāds pastāstīt, kā zināt, izmantojot šo programmatūru, kādu daļu vai apgalvojums nav synthesizeable.
Thanks in advance.
ar laba vēlējumiem,
Muhammad Awais.