A
Adam.Yakuvitz
Guest
Hello,
Mēs cenšamies darīt daži ASIC prototipu mērķtiecīgi FPGA.Mēs izmantojam Synopsys Design Compiler (DC).DC aizņem tikai un. Lib nav simprims / uniprims.Vai ir Synopsys. Lib modeļiem pieejams Xilinx un Altera detaļas (Spartas vai virtex)?
paldies
- Ay
Mēs cenšamies darīt daži ASIC prototipu mērķtiecīgi FPGA.Mēs izmantojam Synopsys Design Compiler (DC).DC aizņem tikai un. Lib nav simprims / uniprims.Vai ir Synopsys. Lib modeļiem pieejams Xilinx un Altera detaļas (Spartas vai virtex)?
paldies
- Ay