Synchronizers par FPGA (vairāk prasības)

[suquid29]

Pašu jautājumu no pēdējās nedēļas, bet precīzi prasības tagad

<img src="http://www.edaboard.com/images/smiles/icon_smile.gif" alt="Smaids" border="0" />Es gribu imlement šo ļoti vienkāršs circuit par VirtexII-Pro:<img src="http://images.elektroda.net/37_1215896759.jpg" border="0" alt="Synchronizers on FPGA (more requirements)" title="Synchronizers par FPGA (vairāk prasības)"/>Ja paraugu ņemšanas asinhronais signālu, varat ievadīt metastability.Šajā vienkāršajā
shēma, es paraugs gan clk un aizkavēta CLK.Aiztures laiku faktiski t_ko = t_su t_h, tādējādi viens FF izlasē pareizi.

Problēma ir tā īstenošanas kavēšanās līniju.
Saskaņā ar VirtexII-Pro datu lapas, t_su t_h vispārējās CLB ir ~ 0,14 ns, ir atkarīgs no ātruma pakāpes, tāpēc es gribu, lai varētu īstenot nekavējoties saskaņā ar izšķirtspēju 0,01 ns.Vai tas ir iespējams?

Saskaņā ar paša doc, t_pd of Lut ir ~ 0,23 ns, lai kaskādi NOT vārti paradis darīt ...

Thanks in advanced.

 

[rasj12]

hello ..izlasīt šo dokumentu

J. Kalisz, R. Szplet un A. Poniecki, lauka programmējamās ventiļu matricas balstās
laiks-ciparu pārveidotāju ar 200-ps rezolūciju, IEEE Trans.Instrum.Mērv.,
vol.46, no.1, pp.5.155, Feb 1997.

 

[AdvaRes]

Čau,
Šeit jūs atradīsiet papīrs:

http://www.edaboard.com/viewtopic.php?t=306831&highlight=field programmable gate array based timetodigital converter 200ps

 

[j_andr]

suquid wrote:

/.../ Es gribu, lai varētu īstenot nekavējoties saskaņā ar izšķirtspēju 0,01 ns.

Vai tas ir iespējams ?/.../

 

[suquid29]

Paldies par Jūsu atbildēm.

Es zinu par divām kritiens Synchronizer.Kā Faktiski es zinu par daudz ko
of synchronizers.Iemesls ir tāds, ka mana projekta mērķis ir salīdzināt dažādu
metodes sinhronizācijas (tehnisko raksturlielumu, platību, latency).

So ...Man joprojām ir nepieciešams, lai radītu aizkavēšanos līnijas, lai īstenotu dažus no synch.

Vai kādam ir ideja par īstenošanas kavēšanās VirtexII-Pro, ar augstu res?
Vai varu izmantot kaut DCM kā aizkave līnijas?(varētu nesaprotu to ārā no lietotāja rokasgrāmatā)

Pateicība.

 

[j_andr]

Vai jums lasīt DCM lietotāja rokasgrāmata / manual?
cik es atceros tas ir iespējams mainīt fāzes nobīdi no pulksteņa
dinamiski;
no otras puses, jūsu vajadzībām "Synchronizers par FPGA" viss, kas vajadzīgs
ir clk0 un clk90, visbeidzot clk180 rezultāti DCM;Pievienots pēc 18 minūtēm:suquid29 wrote:

Vai varu izmantot kaut DCM kā aizkave līnijas?

(varētu nesaprotu to ārā no lietotāja rokasgrāmatā)

 

[suquid29]

Precizējums: Man vajag, lai varētu aizkavēt gan pulksteni un datus, ar labu res.

To var izdarīt ar DCM?VirtexII-Pro dokumenti ir atrodami:
http://www.xilinx.com/support/documentation/virtex-ii_pro.htm

 

[suquid29]

Saskaņā ar docs, DCM var atlikt tikai pulksteņus.

Ko jūs saprotat ar ideāls?

<img src="http://www.edaboard.com/images/smiles/icon_smile.gif" alt="Smaids" border="0" />