M
moisiad
Guest
Hi all
Man ir pabeigts dizaina pamata S / H posmā 1.5Bit konveijera ADC pārveidotāja (VDD = 1V, Fclk = 40MHz, Ievades signāla šūpoles 0.25V-0.75V).
Pēc simulācijas Es esmu ievērojis, ka tad, kad ieguldījums ir kvantizēto, izņemot ar produkcijas i soļus iegūt tapas laikā no pulksteņa pārejas, kuras var būt tik liela kā 50-60mV.
Is this normal?Tas ir tāpēc, slēdžu, kondensatoru tīklu vai sakarā ar OPAPM (salocītā cascoded)?
Pateicība
Man ir pabeigts dizaina pamata S / H posmā 1.5Bit konveijera ADC pārveidotāja (VDD = 1V, Fclk = 40MHz, Ievades signāla šūpoles 0.25V-0.75V).
Pēc simulācijas Es esmu ievērojis, ka tad, kad ieguldījums ir kvantizēto, izņemot ar produkcijas i soļus iegūt tapas laikā no pulksteņa pārejas, kuras var būt tik liela kā 50-60mV.
Is this normal?Tas ir tāpēc, slēdžu, kondensatoru tīklu vai sakarā ar OPAPM (salocītā cascoded)?
Pateicība