SPARTAN-3 F-LUT UN G-LUT

[pstar]

Hi all, uz Spartan-3 Mums CLB un no katra CLB ir LUTs. Es zinu visas to sastāvdaļas no katra CLB bet katrā CLB ir 8 4 bitu ievade LUTs. Šie LUTs sauc par G-LUT un F-LUT. Es gribu zināt, kas ir iekšā katrā LUT? jo, kad man ir dažādas, piemēram, AB dizaina vai ((ABCD) + (A + B + C + D)) vēl joprojām tikpat daudz vārtu izmantot gan dizains! Tāpēc es gribētu zināt, ko tieši no katra LUT? Es nevarēju atrast nevienu informēšanai ar Spartan-3 datu lapu par iekšpusē šiem LUTs. Vai šie LUTs (meklēt-up tabulu), ir vienkārši bloka atmiņas, kas satur pilnīgu tabula ar visām iespējamām ievades kombinācijas vai kaut kas cits? Ja kāds zina par archtucture šo LUTs lūdzu, let me know. Paldies Pouya!

 

[yego]

Nav šķēle mystery. Pick DS099.pdf dokumentu (Spartan-3 FPGA Ģimene: Complete datu lapa), no Xilinx vietni un apskatāt lapu Nr 11. Acīmredzot, jūs neesat sarkano visus svarīgos failus Sveicieni, Yego

 

[Big Boy]

Vienādojumu tulkot uz patiesības tabulas. Tas ir, LUT ir vienkārši meklēt-up tabulu, kas veic ieguldījumu, un saskaņā ar to uzmeklēt tabulas un izvadi 0 vai 1. 4-ievade LUT ir vienkārši 16x1 ROM līdzīgu struktūru. Tātad, laika jūs izmantojat vienkāršu vienādojumu, piemēram, AB vai sarežģītāka therm (kurus līdz 4 ieejas), gan izmantos pilnīgi LUT. Vārti novērtējums ir ļoti aptuvens. Programmatūru tikai saskaitīt LUT, FF, ... izmantot un pārvērst to skaitu vārtiem. Tas neizskatās pēc sākotnēji vienādojumi.