sintēzes optimizācija

A

altair_06

Guest
HI,

Es lietoju Xilinx XST sintezēt savu moduli.Kad es, kas manā pilnveidošanas mērķi paātrināt es varu saņemt mazāku skaitu šķēles un augstākās Fmax, un, kad es izmanto telpu optimizācijas skaits šķēles got palielinājās un bija Fmax samazinājumu.Samazinājumu Fmax ir pieņemami, jo optimizācija attiecībā uz platību, bet kāpēc šķēles skaits got palielinājies.Var kāds iedodiet man iemesls, aiz tā, vai ir tur kļūda manā pusē.

 
Hi,

Šķēle skaita pieaugums nenozīmē, ka tā izmanto vairāk resursu.Tas varētu būt izmantoti maz resurss šķēle.Tikai redzēt LUT izmantojumu un resursu skaitu, ko izmanto maršrutēšanas.

Rgds,
Vs21

 
xactly, u jāpārbauda skaits LUT's un maršrutēšanas resursus izmanto, lai iegūtu priekšstatu par faktisko skaitu resursu izmanto ...

 

Welcome to EDABoard.com

Sponsor

Back
Top