sinhrono reset (verilog)

[pwq1999]

i rakstīt sinhronā reset tie ir šādi:
vienmēr @ (posedge sys_clk_25m)
sākt
if (! syn_rst_n)
toggle_bit <= 1'b0;
citādi
sākt
if (! rtl8305_mtxen)
toggle_bit <= 1'b0;
citādi
toggle_bit <= ~ toggle_bit;
beigas
beigas

bet kad es varu apskatīt RTL shematisks, es atklāju, ka syn_rst_n signāls padarīt loģika vai! rtl8305_mtxen signālu, kuras man nav expecte, lai ikviens varētu man palīdzēt, kā izteikt sinhronā reset nepievienojot papildu loģiku reset ievade ?
thanks in advance!

 

[j_andr]

pwq1999 wrote:

/.../ Konstatēts, ka syn_rst_n signāls padarīt loģiku vai

ar! rtl8305_mtxen signāls / ...

 

[pwq1999]

i want multipleksoru parādīsies priekšā flip-flop, un rtl8305_mtxen uzvedas kā select kontroles signālu.patiesībā es negribu loģika parādīsies reset ievadi flip-flop, jo es jāuztraucas, ka tas var veikt glitch in reset ievadi flip-flop.

 

[research_vlsi]

u var izmēģināt savu kodu, kā šis

Kods:

Wire out;

vienmēr @ (posedge sys_clk_25m)

sākt

if (! syn_rst_n)

toggle_bit <= 1'b0;

citādi

toggle_bit <= out;

/ * if (! rtl8305_mtxen)

toggle_bit <= 1'b0;

citādi

toggle_bit <= ~ toggle_bit; * /

beigas

uzdot out = rtl8305_mtxen?! toggle_bit: 1'b0;

 

[j_andr]

pwq1999 wrote:

gribu multipleksoru parādās pie Flip-kritiens

 

[pwq1999]

paldies, j_andr un research_vlsi, jūs divi help me out!Tagad man ideja!

 

[xihushui]

izmēģināt šo kodu
vienmēr @ (posedge sys_clk_25m)
sākt
if (! syn_rst_n) sāk
toggle_bit <= 1'b0;
beigas
else if (! rtl8305_mtxen) sāk
toggle_bit <= 1'b0;
beigas
else sākt
toggle_bit <= ~ toggle_bit;
beigas
beigas

 

[pwq1999]

Es neredzu savu kodu, ir starpība ar kodu i posted iepriekš!

 

[sheik_vb]

izmēģināt šo kodu

uzdot reset_n = syn_rst_n & rtl8305_mtxen;

vienmēr @ (posedge sys_clk_25m)
sākt
if (! reset_n) sāk
toggle_bit <= 1'b0;
beigas
citādi
toggle_bit <= ~ toggle_bit;
beigas

 

[KiB]

izmēģināt šo kodu

Kods:

uzdot temp = rtl8305_mtxen?
(~ toggle_bit): 1'b0;vienmēr @ (posedge sys_clk_25m)

sākt

if (! syn_rst_n)

toggle_bit <= 1'b0;

citādi

sākt

toggle_bit <= temp;

beigas

 

[pwq1999]

paldies jums visiem, man ir mainīt sinhronā Atjaunot asinhronā reset, un nav loģika parādīsies pie pārlādes flip-flop, bet es uzskatu, ka KiB kodā strādā labi, un paldies jums visiem vēlreiz!