sinhronizācijas domēna clk un asinhronā signālu?

H

hgz

Guest
kā sinhronizācija domēna clk un asinhronā signālu?Pateicība!

BGS!
hgz

 
Es domāju, ka šo rakstu var jums palīdzēt.
Atvainojiet, bet jums ir nepieciešams autorizēties, lai skatītu šo pielikumu

 
Čau,
high freq paraugu meas, ka, ja paraugs diennakti ir zemāka nekā signāls, mēs nevaram syn signālu?
Pateicība.

 
Šis ir labs raksts par minēto tēmu.
Var būt daži palīdzēt jums.
Atvainojiet, bet jums ir nepieciešams autorizēties, lai skatītu šo pielikumu

 
hgz wrote:

Čau,

high freq paraugu meas, ka, ja paraugs diennakti ir zemāka nekā signāls, mēs nevaram syn signālu?

Pateicība.
 
Hi, yeewang:

Lūdzu sīkāk par šo?Vai jūs DVN, ka, ja domēna clk nemainās, singal paraugu, freq ir viss ok, ja mums ir labas rokas spiediens?
Pateicība!

BGS!

 
protams.Vienkāršākā shēma handshaking ir kā piemērs zemāk ...
apstiprināt pieprasījumu signālu un padarītu stabilu datu u wanna pārskaitījumu pulksteni jomā;
parauga datus līdz reqA apgalvojums tiek konstatēts pulksteņa domēna B;
apstiprināt dotāciju signālu pulkstenis domēna B;
deassert reqA kad grantB atklāti clk jomā;
deassert grantB kad reqA's deassertion konstatēti pulksteņu domēna B;
uzdevumu;
Tas ir vienkāršākais, bet zemu efektivitāti rokasspiediena shēmu, lai pārsūtītu datus no viena pulksteni domēna uz citu, neatkarīgi no to frekvences ir.
mēģināt atrast dažus piemērus, un jāmēģina tos urself.

 
Šķīdums šķērsošanas clock sfērā ir atkarīga no tā, kas ir sinhronizēt,

Double sinhronizācija strādā vairumā gadījumu; izmantot signālu pēc dubultā sinhronizēt INPUT darba pulksteni domēnu, un dubultas sinhronizācijas izeja uz rezultātu
clock domain.

Bet daži gadījumā jums būs nepieciešams aprēķināt apgrozījumu par datu plūsmu
starp divām pulksteni jomā un izlemj, vai nepieciešams izmantot FIFO (Buffer)
vai ne.Ja tas bija gadījumā, vienkārši vadīt lasīt un rakstīt ostas rādītājs (adrese) par atbilstošu pulksteni jomā.Jūs varat izmantot arī pelēks kodeksu attiecībā uz
read / write rādītāju pieaugums / decrement nokļūt arround meta stāvoklī.

 
Hi all,
Doulble sinhronizācija nav ideāls risinājums vienmēr ..!
apsvērt cikla mēroga impulsa radītais augstfrekvences pulksteni domēnu un, ja jūs vēlaties eksportēt to uz zemas frekvences domēna .. dubultā sync doesn't labi no dažiem augstas frekvences ...

Tādā gadījumā pārslēgtos Sinhronizācija ir risinājums.Šajā toggle sinhronizācija strādā labi jebkuram clock-frekvences (ja divu secīgu impulsi nonāk ļoti tuvu, kas tiks ierobežota ar tehnoloģiju. Piemēram 0.18m 200Mhz ir visaugstākā frekvence ..)
Kādu laiku atpakaļ es ievietojis rakstu "Četrpadsmit veidi muļķis jūsu Synchronizer".Tas ir ļoti labs raksts uzzināt par dažādu sinhronizācijas metodes un to trūkumus.

Pateicība
Sveicieni,
- Satya

 
Es domāju, ka Satya ir metode ir labākais one.This metodi var atrast XILINX tīmekļa vietnē sīki.

 
Hi, Satya:

Vai jūs, nepārpublicējiet "Četrpadsmit veidi muļķis Jūsu Synchronizer"?Pateicība.

BGS!

 
Čau,

Tas ir pieejams šeit kā power point failu:

h ** p: / / research.sun.com/async2003/Talks/Ginosar-ASYNC03-3.ppt

vai pdf fails:

h ** p: / / www.cs.utah.edu/classes/cs5830/papers/fool-sync.pdf

* = T

 
in dziedājis grupā ir dažas labas atsauces ASYNC dizains

 
par vienu bitu signāla, izmanto divus DFF sinhronizēt to.

vairāku bitu signālu, izmanto otrajā posmā handshaking protokols

vai izmantot FIFO.

hgz wrote:

kā sinhronizācija domēna clk un asinhronā signālu?
Pateicība!BGS!

hgz
 
Ja pulkstenis ir sinhrona, varat izmantot dubultklikšķi.
Ja pulkstenis ir asinhronā, jums ir jāizmanto FIFO loka.
Šis ir mans viedoklis.

 

Welcome to EDABoard.com

Sponsor

Back
Top