Silicon Ansamblis Ziņojums RC

[research235]

Hi,

Man ir novadītām dizains (izmantojot silīcija ansamblis), lai sākas ar, kam
Es veicu izmaiņas, piemēram, pievienojot papildu loģiku (tīkli un komponentu)
afterwhich Man elementārparaugu izvietojumu (ECO) un atkārtoti maršrutu, izmantojot "papildu galīgā maršrutā" iespēju silīcija ansamblī.Tā ir
iespējams novērtēt sastrēgumu - ņemot vērā jauno tīklu pievienošanu?Kā es varu aprēķināt sastrēgumiem?Vai ir iespējams iegūt kapacitātes informācija - izmantojot dspf failus, kas ir rakstīti ārā?Kas man meklēt vai nu. Dspf vai. Rspf failu?

Kā es varu lietot HyperExtract iespēju vienlaikus darot ziņojums RC - būs, ka
palīdzēt?

Man pašlaik ir def un dspf failu projektēšanas pirms izmaiņām un
def un dspf failu dizaina pēc modifikācijas.

Any help būtu appreciated.

Pateicība,
Suresh

 

[jelydonut]

Runājot par sastrēgumiem ..Es neesmu pārāk pārliecināts, kā es esmu tikai izmantota SE ar vecākiem 3 metāla 0.5um bibliotēkām, kurā pārslodze nekad jautājums ..

Attiecībā uz kavējumiem utt.Es tikai radīt SDF un lai tie Verilog simulators redzēt laika ..

Ziņojuma novēlotā FILENAME "routed.sdf";

jelydonut