J
jdhar
Guest
Es cenšos maršruta 2 Micron 256 Mbit (16-bitu datu) ICs uz FPGA. Tas ir Quad flatpack ierīce, tāpēc man ir 2 bankas veltīts SDRAM (nav kopīgi signālus, lai saglabātu tā vienkārši.) Augšējā pusē FPGA ir par 1 moduli, un apakšējā pusē 2 moduli. Man ir 3 jautājumi (tas ir 4-slāni klāja, kontrolēti impedance): 1) Ja es ielieku SDRAM IC ar to garo asi noregulē paralēli FPGA kniepadatas, vai man "stand up" IC ar to garo asi perpendikulāri FPGA pins. Pirmā metode, es varu sasniegt īsāks izsekot garumi pusi SDRAM tuvāk FPGA, bet es nevaru pielīdzināt neto garuma sānu tālāk no FPGA. Ja es piecelties IC, es nevaru "varbūt" vienlīdzīgu neto garuma, bet vidējais ilgums būs ilgāks. Kura metode, jūsuprāt, ir labāks? 2) Kā tiek SDRAMs clocked? Tikai ar jebkuru tapa par FPGA? Man ir 2 PLLs par FPGA, tāpēc es gribu zināt, ja man vajadzētu izmantot speciālu pin uz pulksteni SDRAM. Tas varētu ievērojami ierobežot manu izvietojumu SDRAM ICS. 3) elektroenerģijas plakni, ja visu daļu, saskaņā ar FPGA ir kodols spriegumu, vai vienkārši "gredzens" zem adatas. Es domāju, ka visu daļu, jo viss iekšpusē iet pie 1.8V ... Thanks a lot!
Tas nozīmē, ka signāls tīkli nebūs vienāda garuma gan, tāpēc, ka problēma? Arī es esmu, izmantojot PLL out pin uz TI Clock buferis, kas pēc tam ventilators, lai gan SDRAMs .. attālums ir aptuveni 1,5. "Vai tas ir ok?