A
aryajur
Guest
Man ir pievienots shēmas diagramma, augšējā 2 PVO tranzistori no VDD līnijas ir M5 un M6 un apakšējo 2 NMOS no GND līniju ir M2 un M1.Produkciju Tranzistori pie ir 2 NMOS M4 un M3 no apakšas.
Teksts saka, ka slieksnis, kad ieguldījums notiek no zema uz augstu, ir:
V = Vdd / (1 r) Vthn / (1 r)
kur r ~ √ [(W2 (L3 L4)) / (W3, 4 L2)]
un slieksnis ievades gatavojas augstas līdz zemas, būtu tāds pats kā invertoru aprēķina šādi:
V-= [r (VDD - Vthp) Vthn] / (1 r), kur r ~ √ [(W5, 6 (L2 L1)) / (W2, 1 (L5 L6))]
Es nevaru saņemt šo vienādojumu.Can anyone guide me?
Teksts saka, ka slieksnis, kad ieguldījums notiek no zema uz augstu, ir:
V = Vdd / (1 r) Vthn / (1 r)
kur r ~ √ [(W2 (L3 L4)) / (W3, 4 L2)]
un slieksnis ievades gatavojas augstas līdz zemas, būtu tāds pats kā invertoru aprēķina šādi:
V-= [r (VDD - Vthp) Vthn] / (1 r), kur r ~ √ [(W5, 6 (L2 L1)) / (W2, 1 (L5 L6))]
Es nevaru saņemt šo vienādojumu.Can anyone guide me?