Salīdzināt un kontrasts vārti īstenošanu ar TG un CMOS

M

mathuranathan

Guest
Kuru loģika stils (Pārvades Gate vai Statiskā CMOS) būs mazāk jaudas izkliedes ...?
Kuru loģika stils (Pārvades Gate vai Statiskā CMOS) būs mazāk izplatīšanās kavējuma ..?

 
Es domāju, ka statiska jaudas izkliedes ir mazāka par KTO
un u izmantot pārvades vārtiem nodot pienācīgu 1 un ........ izejas pareizu 0
Tā vietā, lai XOR vārtiem ar KTO u iet pārvades vārtiem tehnika ..................

 
Paldies par atbildi ..i ir pabeigts projekts ....

<img src="http://www.edaboard.com/images/smiles/icon_smile.gif" alt="Smaids" border="0" />
 

Welcome to EDABoard.com

Sponsor

Back
Top