sadalīt takts frekvenci 2

[Shanthanayaki]

Hi all.

Vai kāds pastāstīt veids, dizains ķēde, kas var sadalīt takts frekvenci, 2.
Es lietoju XOR gate, bet nevar iegūt tiesības.

Shantha

 

[uzp]

Vienkāršs veids ir jābūt atmiņas elements.Take A uzsist kritiens un barības Qnot uz D ievadi.Pulksteni no savu sākotnējo pulksteni avotu.Q būs puse frekvenci.

 

[Shanthanayaki]

Čau,
Bet tas ir clk dalītāju ar 2, un biežums ir dalīt pa 2.Mēs gribam šeit frekvenci reizinātājs labi.Kaut kā es esmu sajaukusi starp 2 ķēdes.
ShanthaPievienots pēc 19 minūtēm:Čau,
Es atvainojos, es rephrase jautājumu, vienkārša shēma pamatojas uz daudzkombināciju loģika dubultā izejas frekvenci.
Shantha

 

[teteamigo]

Ar Exor un invertoru ķēžu veikt nekavējoties---- Delay (1 / 4 * sākotnējā termiņa )---- input 1 Exor
-------------------- savu signālu ------ ievade 2 Exor

 

[uzp]

Ir divi draudiem izvairīties.

Viens no tiem ir minimālās prasības jaunu pulksteni impulsa platums ir pārkāptas jūsu ķēdē.Kavēšanās elements pārzina šo platumu.Ja jūs aizpildāt kuģa konstrukcijas tipam, kas var izmantot LC atlikt līniju šo funkciju.

Otrs ir, ka jūsu oriģināls pulkstenis jābūt kvadrātveida vilni.Pretējā gadījumā jaunā taktu impulsiem nav vienmērīgi izvietoti.Nevienlīdzīga atstarpes var radīt problēmas.

 

[maksya]

Vienkāršā T-veida (skaits) sprūda sadalīt ieejas frekvence par 2!

 

[mdeepamenon]

kāpēc dont jums izmēģināt dažas frekvences reizinātājs līnijām, izmantojot PLL ic.

 

[sree205]

visu šo lietu par izmantojot Combo bloķēt reizināt frekvenci, ir mīts.neviens reālajā pasaulē izmanto šos ķēdes.

 

[xihushui]

uzpūtīgs: Viens ir minimālās prasības jaunu pulksteni impulsa platums ir pārkāptas jūsu ķēdē.Kavēšanās elements pārzina šo platumu.Ja jūs aizpildāt kuģa konstrukcijas tipam, kas var izmantot LC atlikt līniju šo funkciju.
Es nevaru saprast, ka ir ļoti well.could jūs varat izskaidrot to īpaši?

 

[teteamigo]

Delay signāla ---> Tāpat grupa aizkavēšanās -> d fāzes / DW no filtra / sistēmas

 

[energeticdin]

Čau
Es esmu Dinesh.Es esmu jauns biedrs.
Par divkāršošana frquency
modulis freq_doub (q, clk);

input CLK;
produkcija Q;

nav # 5 (O1, clk) (1 / 4 no clk) == kavēšanās
nav # 5 (O2, O1);

OR (q, O2, clk);

endmodule

 

[neils_arm_strong]

AD flipflop ar Qbar atgriezenisko saiti ar ieejas kalpos kā frekvenču dalītāju.
fout = fin / 2.

 

[ouahhabi5]

izmantot D filpflop un pievienojiet iepriekšējā pulksteni tne flipflop pulksteni inout D ir atsauksmes Qbar.jaunu pulksteni ir Q

 

[zhangpengyu]

filpflop ir jābūt izmantot.

 

[ray123]

izmantojot kritiens var izvairīties glitch.

 

[shwoo]

Problēma ir oriģināls plakātu, Shantha, iespējams, vēlējās biežums
doubler, bet viņš ievietojis "izdalot ar 2".Kas radīja daudz neskaidrību.
Shantha, lūdzu, sev skaidri.Es pieņemu vēlaties dubultā
biežumu, ne dalīt.
Sveicieni,
SH

 

[shankarmit]

Reālā laika reizinot frekvenču izmantošanas pll ..Tas ir labākais veids, kā reizināt frekvenci ....

 

[jokup]

vienmēr @ (posedge clk vai negedge rst_n) sākas
if (~ rst_n)
clk_div2 <= # 1 1'b0;
citādi
clk_div2 <= # 1 ~ clk_div2;
beigasar laba vēlējumiem

Shanthanayaki wrote:

Hi all.Vai kāds pastāstīt veids, dizains ķēde, kas var sadalīt takts frekvenci, 2.

Es lietoju XOR gate, bet nevar iegūt tiesības.Shantha