Resincronization problēmu

[mmarco76]

Hi all.
Es domāju par resinchronize kādu signālu lēni laika domēnu lielāka vienu.

Detalizēti projektu, es esmu 2 FIFO rakstveida un readed ar 3 dažādām pulksteni (pirmo no tām ir rakstīts ar sprādziena 27MHz un lasīt ar 0.5MHz, wheraes otrs ir rakstīts ar 0.5MHz un lasīt ar 5MHz vairāk vai mazāk ).

Nekādu problēmu to dara, bet atklāt dažas kļūdas plūsmā Man vajag lasīt fifo_empty un fifo_full visu šo FIFO ar 27MHz.

Es domāju, darīt to šādā veidā:

fifo_signal_clk.clk <= nav fifo_signal.clk;
fifo_signal_nclk <= fifo_signal;

fifo_signal_1_rclk.clk <= 27MHz;
fifo_signal_2_rclk.clk <= 27MHz;
fifo_signal_3_rclk.clk <= 27MHz;
fifo_signal_1_rclk <= fifo_signal_nclk;
fifo_signal_2_rclk <= fifo_signal_1_rclk;
fifo_signal_3_rclk <= fifo_signal_2_rclk;

control.clk <= 27MHz;
kontrolēt <= fifo_signal_1_rclk XNOR fifo_signal_2_rclk;

fifo_usable_signal.clk <= 27MHz;
fifo_usable_signal.ena <= kontroli;
fifo_usable_signal <= fifo_signal_3_rclk;What do you think?
Varētu būt veidā?Pārāk daudz loģikas izšķērdēta?