Req: - FPGA implementācijas

[arunragavan]

FPGA ĪSTENOŠANA kvadrātu summa aritmētisko PAR EDGE NOTEIKŠANAS

labi puiši iepriekš s tēmu, kas esmu šobrīd dealin ar ..esmu kinda sajaukt ar wot ievadi ar bloki ir ..Kā es varu ievades matricas manā bloki ..utt utt.var kāds man palīdzēt ar iepriekš minēto jautājumu ar attiecīgajām tēmām ..

ar regards,

 

[vair]

Vai jūsu projekts ir kaut kas jādara, īstenojot algoritmi attēlu apstrāde?
Vai jūs meklējat īpašu algoritmu?Ja jā, kāpēc nav jums apskatīt IEEE?
Vai esat atrast un ir problēma, lai īstenotu ar vhdl / Verilog?

 

[arunragavan]

arī es vēlos, lai īstenotu sobel algoritms malu noteikšanas ..Es gribu, lai īstenotu šo VHDL vai Verilog ..kinda ļoti sajaukt ..Es gribu kādu, kurš var palīdzēt man par šo ..daži kodi sobel malu noteikšanas metodi.ar regards,

 

[cedance]

arunragavan rakstīja:

arī es vēlos, lai īstenotu sobel algoritms malu noteikšanas ..
Es gribu, lai īstenotu šo VHDL vai Verilog ..
kinda ļoti sajaukt ..
Es gribu kādu, kurš var palīdzēt man par šo ..
daži kodi sobel malu noteikšanas metodi.ar regards,