L
lakshminarayanan
Guest
Manā dizains i izmanto, lai piešķirtu 3 bit reģistrēties, lai 15 bitu reģistrēties ........ tas labi darbojas simulācija, būs, kam ir kāda sintēzes problēmas ....... ...... vai backend problēmas ...... Vai ir izmantošanas iespējām ierobežojuma ....... modulis tt (.....); raj [15:00], reg [03:00] b; ............ .......... ........ a = b; ........ ....... ... endmodule