PWM Encoder (jo VHDL)

[PWM_encoder]

Hi!
Man nav pamata par VHDL / FPGA līdz pēdējā mēneša, kad es sāku pašmācība, jo ir dizaina konkurss mūsu skolā.
Daļa konkursu projektēšana PWM Encoder ar 8 biti ieguldījuma ADPCM Decoder un PWM Encoder tiek baroti ar PCM.
Encoder izlaide PWM arī ir 8 bitu.
Man radās programma neto PWM Encoder, un es nevaru gluži saprast, ko visvairāk no tā ir aptuveni, daļas, kuras atbilst manām specs, un visu, ka ...
var kāds man palīdzēt lūdzu?Quote:

vienība PWM ir

Ports (CLK: ar std_logic;

PWM_in: kas std_logic_vector (7 downto 0): = "00000000";

PWM_out: no std_logic);

beigās PWM;arhitektūra PWM_arch no PWM ir

signāls PWM_Accumulator: std_logic_vector (8 downto 0);

sākt

process (CLK, PWM_in)

sākt

ja rising_edge (CLK), tad

PWM_Accumulator <= ("0" & PWM_Accumulator (7 downto 0)) ("0" un PWM_in);

beidzas, ja;

gala procesa;

PWM_out <= PWM_Accumulator (8);

beigās PWM_arch;