Projektēšana mazjaudas CMOS Darbības amlifier izmantot kā analogās izejas buferis

[morabian]

Vai apmēram vienu man ierosinājumus par projektēšanas CMOS analog izlaides buferšķīdumā ar šādiem ierobežojumiem? Strāvas patēriņš: 90 dB attiecībā uz zemas frekvences CMRR:> 90 dB PM:> 60 grādi 10 pF CL process: 0.18 um

 

[morabian]

Es tikai mulsina, cik stadijās jāizvēlas, kuru topoloģijas jo es jāņem vērā jaudas patēriņa pārāk ..

 

[morabian]

Sveiki atkal, Vai ir tā, ka es varētu aprēķināt L, W nepieciešams pastiprinājums? Daži no iterāciju es mēģināju tos, kas minēti PE Allen, bet tiešām nav darbā ar dizainu: (

 

[drknownothing]

Šķiet, tāpat svarīgākās vienpakāpes starpība pārī ar pašreizējo spoguli slodzes viencokola produkcijas topoloģijas pietiek Jūsu prasībām.

 

[adix]

iegūt prasība, šķiet, ir diezgan augsta ... varbūt salocītu cascode varētu būt labāk.