produkcija ir savādāka nekā simulācija

[david753]

Es izmantot Modelsim lai modelētu laiku un funkciju imitēšana.
Rezultāts ir taisnība.
Bet, kad es lejupielādēt to FPGA, funkcija ir nepareizi.

Kas nepareizi ir tas?
Kā atkļūdošanas to?

 

[Sathish]

pastāv daudz atšķirību starp modeļa sim produkcija un FPGA īstenošanu produkciju.ti, ja jūs sniedza kļūda tikai pēc programmas vai sūtīt man pastu.sathishkumarsha (at) yahoo.com

 

[Big Boy]

Jūs, iespējams, ir ne-synthesizable kodu, vai izmantot bīstamas direktīvām.

Piemēram, slikti izmantot paralēlo gadījumu un pilnīgu gadījumā Verilog:

http://www.sunburst-design.com/papers/CummingsSNUG1999Boston_FullParallelCase.pdf

Vai

http://soccentral.com/goto.asp?EntryID=1124

 

[shankarmit]

ya pārliecināts, ka tas būs nepareizi, kamēr jūs backannotate tas ..

jūs sintezē to, izmantojot Leonards frekvenču spektru, kas FPGA un saņemt sdf failu un backannotate tas ..pārbaudīt brīdina par xilinx bet synthsize un tulkošanu ...
Piemēram tas noņems sākotnējām vērtībām ..ja Jūs lietojat sākotnējās vērtības dažu loģikas ..tas notiek nepareizi ...Sveicieni
Shankar
Tallika

 

[Jackwang]

Es tiekas ar tādu pašu problēmu.
Man dizains digitālo filtru, kas simualtion ir pareizs, bet pēc tam es lejupielādēt to FPGA, tas nedarbojas pareizi.Tās produkcija ir pareiza daļēji, un fāzes dažu izlaides punktā parādās apgāšanos.
Es nesaprotu, kāpēc?

 

[tkbits]

Ja sintēze ražo brīdinājumu par nepilnīgu jutīgumu sarakstus, tad jūsu simulācijas modelis ir nepareizi.Veikt simulācijas spēli, ko sintēze rada, Jums būs nepieciešams pievienot trūkstošos posteņus katra nepilnīgs jutību sarakstu.

Tas ir viena iespēja.

 

[Manny_Calavera]

Jackwang,

Acīmredzot, Jūsu filtrs pārpildītā dažos punktos, kuriem nav jūsu testbench.Pārbaudiet savu piesātinājumu loģika un akumulatoru platumā.Manuprāt, labākais testbench par filtriem vispār ir rampa funkcija, kas aptver visu dinamisko diapazonu jūsu kvantēšanas līmeņus, jo tas ll parāda tieši to, kas ir Jūsu filtrs izgatavots no hehe.

Cheers.