J
jdh_1984
Guest
Čau Es cenšos ietvert pakārtotu circuit manā VHDL kodu. Bet quartus dod man šādu kļūdu: Design bibliotēka "darbs" neietver primāro vienību "PwmOut" , tas notiek tad, kad es pārvietot visu apakšmapi ar darba direktorijā, kā arī gadījumos, ja apakšgrupas projekta failu tiek pārvietots uz direktoriju. Man ir arī mēģinājusi iekļaut VHDL sub failu nodoties projektam, bet tas dod man daudz kļūdas līdz. (Man ir sekojuši šo pamācību: [url = http://vhdlguru.blogspot.com/2010/03/entity-instantiation-easy-way-of-port.html] VHDL kodēšana padomiem un triku: vienība konkretizāciju - viegls veids no ostas kartēšanas jūsu komponenti [/url]) Mans jautājums ir, kā vajadzētu attiecīgos apakšindeksus shēmas faili būs iekļaušana darba direktorijā, lietojot quartus?