L
Lillese
Guest
Hi all,
Es cenšos iegūt vissliktākā kavēšanos ceļš manā dizains no 2 skenēšanas šūnām (tad es gribētu, lai pārbaudītu to ATE)
Es lieto komandu:
report_timing-taisnība-no [all_registers-output_pins] līdz [all_registers-data_pins]
bet ceļš ir atrasts, ir nepatiesa!(I pārbauda to, izmantojot ziņojumu, pamats)
Vai es aizmirsu kaut vai nepastāv arī nekāda taisnība ceļu dizains?
PS: Es arī izmēģināju, nosakot mainīgo true_delay_prove_false_backtrack_timing līdz -1 (neierobežots)Paldies
Es cenšos iegūt vissliktākā kavēšanos ceļš manā dizains no 2 skenēšanas šūnām (tad es gribētu, lai pārbaudītu to ATE)
Es lieto komandu:
report_timing-taisnība-no [all_registers-output_pins] līdz [all_registers-data_pins]
bet ceļš ir atrasts, ir nepatiesa!(I pārbauda to, izmantojot ziņojumu, pamats)
Vai es aizmirsu kaut vai nepastāv arī nekāda taisnība ceļu dizains?
PS: Es arī izmēģināju, nosakot mainīgo true_delay_prove_false_backtrack_timing līdz -1 (neierobežots)Paldies