D
david753
Guest
Es biju invloved īstenošanā BPSK decoder.
Ķēde struktūra ir līdzīga kā šādam aprakstam.
BPSK Signal -> AD9057 (8 biti) -> FPGA
FPGA var iegūt bāzes joslā datumu tikai tad, ja ciparu, kas ir 1 bit variantā.
Tātad, ir 1 / 256 =- 44dbm jutība, ideāli.
Bet, diemžēl, sistēma darbojas tikai pie-18dbm.
Ir -44 - (-1
<img src="http://www.edaboard.com/images/smiles/icon_cool.gif" alt="Atdzist" border="0" />
=- 26 db zuduma.
Kāpēc ir 26 db signāls zaudējums?
Es uzskatu, lai aizstātu iekšējās atsauces ar ārēju standartu ADR431 vai ADR03.
Vai tas ir lietderīgi palielināt jutīgumu?
Vai kāds ir pieredze, kas saistīta šajā jautājumā?
Ķēde struktūra ir līdzīga kā šādam aprakstam.
BPSK Signal -> AD9057 (8 biti) -> FPGA
FPGA var iegūt bāzes joslā datumu tikai tad, ja ciparu, kas ir 1 bit variantā.
Tātad, ir 1 / 256 =- 44dbm jutība, ideāli.
Bet, diemžēl, sistēma darbojas tikai pie-18dbm.
Ir -44 - (-1
<img src="http://www.edaboard.com/images/smiles/icon_cool.gif" alt="Atdzist" border="0" />
=- 26 db zuduma.
Kāpēc ir 26 db signāls zaudējums?
Es uzskatu, lai aizstātu iekšējās atsauces ar ārēju standartu ADR431 vai ADR03.
Vai tas ir lietderīgi palielināt jutīgumu?
Vai kāds ir pieredze, kas saistīta šajā jautājumā?