C
cafukarfoo
Guest
Sveiki visiem,
Man bija mēģinājis izmantot platību ierobežojumu piešķiršanai dažiem loģika manā dizains un mēģiniet atkārto MAP, PAR bet Xilinx ISE nepilda platību ierobežojums.
Vai jums ir ideja kāpēc?
Zemāk ir mana plūsma:
1.Es palaist tulkot, MAP, PAR pirmo reizi.Tas radīs NCD failu dizainu.
2.Es atvērt NCD failu Xilinx Floorplanner un piešķirt platību ierobežojums.
3.Es rakstīt jaunus fnf, UCF failu.
4.Pievienot jaunu UCF failu uz manu dizainu un atkārto tulkot, MAP un PAR bet es uzzināju Xilinx ISE doesn't godu ierobežojums.
Man bija mēģinājis izmantot platību ierobežojumu piešķiršanai dažiem loģika manā dizains un mēģiniet atkārto MAP, PAR bet Xilinx ISE nepilda platību ierobežojums.
Vai jums ir ideja kāpēc?
Zemāk ir mana plūsma:
1.Es palaist tulkot, MAP, PAR pirmo reizi.Tas radīs NCD failu dizainu.
2.Es atvērt NCD failu Xilinx Floorplanner un piešķirt platību ierobežojums.
3.Es rakstīt jaunus fnf, UCF failu.
4.Pievienot jaunu UCF failu uz manu dizainu un atkārto tulkot, MAP un PAR bet es uzzināju Xilinx ISE doesn't godu ierobežojums.