Pirmais solis, lai FPGA

O

ojer25

Guest
CIENĪJAMIE Draugi
Jā, tas pats jautā
Esmu iesācējs, kas FPGA jomā
so, i vajadzīga labākais veids, lai uzzinātu to no jauna
un lēts programmētājs kit darīt šo misiju
Pateicība

<img src="http://www.edaboard.com/images/smiles/icon_smile.gif" alt="Smaids" border="0" />ojer25 (at) hotmail.com
[/ b] [/ quote]

 
&lt;a href="http://www.komputerswiat.pl/nowosci/sprzet/2010/48/cuda-na-komorkach.aspx"&gt; &lt;img align="left" src="http://www.komputerswiat.pl/media/1154681/NVidia-LOGO2-ZAJ.jpg" /&gt;&lt;/a&gt; Nie jakieś tam sobie cuda, ale konkretnie CUDA od Nvidii.&lt;img width='1' height='1' src='http://rss.feedsportal.com/c/32559/f/491281/s/102fb4b6/mf.gif' border='0'/&gt;&lt;br/&gt;&lt;br/&gt;&lt;a href="http://da.feedsportal.com/r/88739285483/u/0/f/491281/c/32559/s/102fb4b6/a2.htm"&gt;&lt;img src="http://da.feedsportal.com/r/88739285483/u/0/f/491281/c/32559/s/102fb4b6/a2.img" border="0"/&gt;&lt;/a&gt;

Read more...
 
Dodamies ar doccumentations var nebūt labākā pieeja, ja jūs nezināt pamatregulas struktūras ir FPGA.

Lai sāktu, ir atkarīgs no, ja Jums ir iepriekšējās zināšanas par jebkuru programmējamu loģiku, piemēram, vienkāršu PLD (PAL, GAL, ...).Tas nav vajadzīgs, bet vismaz jums ir ideja par to, kā PLD, CPLD, un FPGA darbu.Kā minimums, jums ir zināms par loģiku vārti (un / vai / xor /...), un Flip-flops.Es domāju, kā viņi strādā ...

Būtībā ir FPGA sastāvā ir tikai daži relatīvi vienkārši moduļiem.Šie moduļi ir tad savstarpēji savienotus togetter veidot sarežģītākas funkcijas.

Viens no modulis ir loģika šūnā.A loģika šūna ir ietverts LUT (skatīties-up galda) un reģistrs (viena Flip-kritiens).Tas ietver arī vārti, lai vairāku LUT izlaides var kombinēt kopā.

A LUT, ieskatieties-up tabulā, ir līdzvērtīga a PLD loģika masīvs.Tomēr,
ja notiek PLD, kur jums noteikt savienojumus starp OR un un vārti, kas LUT ir vienkārši ROM līdzīgu struktūru (pie Runtime).Tā parasti ir 4 ieguldījumiem un sniegt viens izvades atkarībā no izejvielas.Tātad, jūs varētu šifrēt kaut ko līdzīgu (A un B) OR (/ C un D).Par LUT ir vienkārša galda, ka katram A, B, C un D izejvielas, tas izvadei attiecīgo produkciju.

The Flip-kritiens var izmantot kā vienots reģistrs elements, ko kontrolē CLK signālu.Tas arī ir noteikti un reset signāli (sinhronā un asinhronā).

Loģika šūna ir arī dažas specializētās līnijas, piemēram, "carry" līnijām.Tātad, daudzas šūnas var kopīga kopā, lai radītu maiņās reģistrā vai pievienot.

An FPGA parasti ir simtiem tūkstoši loģika šūnām.Katra no šīm šūnām ir savienoti kopā ar vairākiem līnijas.Kad izveidojat dizains, programma automātiski savienot dažus no šiem līnijām kopā, lai veidotu ceļu starp dažādām loģika šūnām, atkarībā no Jūsu dizainu.

Vēl viena daļa no FPGA ir IO bloku.Katra pins jūsu FPGA ir viena IOB.Par IOB starp FPGA un ārējo pasauli.Piemēram, to var programmēt, lai radītu TTL signāli, CMOS signālus, PCI signāliem, ...Par IOB arī ir dažas Flip-kritiens, tā, lai produkcija no Flip-Flip uz ārējā pasaule veikt mazāk laika (tās ir dažas nanoseconds).Tomēr, IOB nesatur loģikas funkcijas, kā tie ir loģika šūnām.

Memory struktūras var būt izgatavota no loģikas šūnas, bet, ja Jums nepieciešama mērena summa atmiņas (vairāk nekā 256 bytes), tas patērē daudz loģika šūnām.Tas ir iemesls, kādēļ daudzi FPGA ietver to, ko viņi zvanu 'izplatīts RAM ".Daži loģika šūnas var "atkārtota programm", kā vienkāršs RAM struktūru (tas ir patiešām FPGA atkarīgo).Un daži FPGA ir veltīta RAM bloki (un tās ir 4k uz 16K bitiem, konfigurējamas piemēram, 512x8 bitiem, vai 512 bytes).Lielākam memore prasību (piemēram, 256K vai RAM) jums ir nepieciešams izmantot ārējos RAM.FPGA nav RAM ierīci, un neattiecas provincē daudz RAM.Tas ir, lai saglabātu FPGA mikroshēmas telpu loģika dizains.Tomēr FPGA RAM ir laba, piemēram, par īstenošanas līmeni-1 cache.

Lai desing par FPGA projektā, Jums ir nepieciešama specializētā programmu komplektu.Programma aizņemt kādu ievades failiem un ražot par FPGA.Domājiet par tiem, ievadi failus kā avota kods (analog uz "CPP 'file C kompilatori).Tomēr, "CPP" un citi programmatūras targetted valodas nevar rīkoties hardware designs.Tas ir tāpēc, ka programmatūras, ik pēc instrukcijas ir bas, kas jāievēro, izmantojot secīgu struktūru.In hardware, ik modules strādāt paralēli.Tātad, specializētā valoda ir nepieciešams,
sniedz valodā, kas var aprakstīt datortehnika, par aparatūras apraksts valodā (HDL).Divi no populārākajiem valodas ir VHDL un VerilogHDL.Tie ir tikpat dažādi kā Pascal un C. Tās gan panākt to pašu rezultātu, tie gan ir spēks un vājums.Ja jūs zināt kādu, jums ir atkārtoti mācīties, ja vēlaties, lai izmantotu citu, bet pamata struktūra dažus līdzība.

VHDL ir ļoti populārs, un tā ir viena no pirmajām valodā rakstīto.Tomēr tas ir sagatavoti jau sen, un tāpēc ir encounteres vairākas izmaiņas, lai izpildītu nozares prasības (FPGA).Verilog no otras puses ir jaunākas.Tas ir mazāk atbalstu, bet, manuprāt, vieglāk mācīties.Ja jums ir zināms par programing valoda, tāpat kā C, tā būs vieglāk mācīties.Verilog pieaug ļoti strauji popularitāti, un to atbalsta vairākums FPGA programmatūras.VHDL ir daudz teksta (nepieciešams daudz teksta pateikt tikai dažas lietas), tomēr, tas ir vairāk laika atbalstam (ti, jums atrast vairāk avota kodi un piemēri rakstīti VHDL).

Tātad, kas jums ir vajadzīgs, lai uzzinātu HDL kopumu, instrumentus, lai "apkopotu"
Par HDL uz bināro failu (par FPGA), kas ir FPGA

<img src="http://www.edaboard.com/images/smiles/icon_smile.gif" alt="Smaids" border="0" />

un tā, lai programma bināro failu uz FPGA.Faktiski bināro fails ir nosūtīts konfigurācija atmiņu (Flash), kas ir "piekrauts" ar FPGA, kad tas sāksies.Pēc izvēles, jūs varat manuāli nosūtītu programma tieši ar FPGA, bet tas nav piemērots patstāvīgo darbību.

Daudzi dēļi nāk ar FPGA configurator atmiņu, bet skatīties, lai pārliecinātos, ka tas ir, ja vien vēlaties, jūsu kuģa, kas pastāvīgi savienots ar datoru, un hitting ar "download" poga katru reizi, kad FPGA atkārtoti powered.

No šejienes jūs varat apskatīt FPGA bāzes apmācībām, vai arī, ja vēlaties, jūs varat apskatīt dažādos blokos ar FPGA aprakstīts iepriekš (tas ir aprakstīts ražotāja dokumenti).

 
čau

Sākumā FPGA, pirmais uzzināt par HDL valodā, piemēram, verilog vai VHDL, VHDL ir labāka nekā verilog, bet tas ir grūti, bet verilog ir viegli īpaši tiem, kas ir fons C valodā.Lai gan mācīšanās HDL valodu, mēģināt veikt nelielu programmu un pēc tam pārbaudīt, izmantojot simulators (piemēram veriloger, modelsim uc).Pēc tam pāriet uz FPGA.Runājot par CHEAP KIT ir nobažījies, lētākajam kit ko es esmu redzējis bija 99 $ ņemot 100k vārtiem.

 
[quote = "Big Boy"] Going caur doccumentations var nebūt labākais
atvainojiet
i aizmirst
Es zināt pārāk daudz par digitālo vārti (AND, OR, NOT ,..., FlipFlops
reģistri, skaitītāji ...........)
un nedaudz montāža valodā (8085), Qbasic, un VC <img src="http://www.edaboard.com/images/smiles/icon_biggrin.gif" alt="Loti laimīgs" border="0" /><img src="http://www.edaboard.com/images/smiles/icon_biggrin.gif" alt="Loti laimīgs" border="0" />
 
Sveiki

Labākais veids, kā sākt ir izlasīt

Programmējamās loģiskās Design Quick Start Hand Book

No xilinx.Iet uz xilinx.com un lejupielādēt to.Tā ir par 9 MB.

Ļoti laba grāmata, lai sākas FPGAs

 
labāko rokasgrāmatu, lai uzzinātu VHDL:
http://www.actel.com/documents/hdlcode.pdf
sākas ar shēmas simbols (vienkārša D-FF vai skaitītājs), un tad VHDL un Verilog aprakstu.Jums ir nepieciešams pamatzināšanas par digitālo ķēdēm (Kāda FF ir, cik tas vai iekāpšana uz to, kas ir valsts aparāts ... uc)

<img src="http://www.edaboard.com/images/smiles/icon_smile.gif" alt="Smaids" border="0" />Es uzzināju, kā programma lietām vienu mēnesi no Newbie, arī informāciju, kas ir vēlāk (piemēram, sinhronās dizains!

<img src="http://www.edaboard.com/images/smiles/icon_smile.gif" alt="Smaids" border="0" />

)

do that simple lietas simulators apgūt valodu un sazināties ar to

<img src="http://www.edaboard.com/images/smiles/icon_smile.gif" alt="Smaids" border="0" />

)

labas mācību!

 
Deponding par FPGA produktu un attīstības programmatūru, U var lasīt palīdzēt dokuments no tiem.

 
Ieteikt labu vietā par visām aparatūras zināšanas:
http://www.fpga4fun.com/

Un xilinx spartan3 starteris komplekts ir pieejams xilinx
tīmekļa vietnē, tas ir lēts un ir pietiekami daudz funkciju iesācējiem.

Atā,

Davy Zhu

 
Lasīt dokumentu productor var ātri veids, kā izprast plūsmas dizainu un par labu dizainu, bet es domāju, ka jums ir iemācīties dažas pamata kwonlege un dažas prasmes transiver HDL languge ar datortehniku.

 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top