Piešķirt ieguldījumu Spartan 3e FPGA - katrā rindā uz nākamajiem posedges ar pulksteni

[dll_fpga]

Sveiki, es esmu dara attēlu saspiešanas projektu, man bija izmantot Matlab, lai pārvērstu attēlu hex failu .... Tagad man ir nepieciešams, lai slodze tos FPGA. Hex fails ir šāds (tikai 8 rindas ir parādīts zemāk. ..) 9f93969795919294 9f93969795919294 a09793939796938e 9e95918e97959193 9e9b958e95939292 9e9d938f9090938f 979a9691938d9192 9e9b958e95939292 .......................... arī ..... par 16000 rindas .... Man vajag, lai ieguldījumu 1. Rindu šo failu pirmajā posedge pulksteni ... Otrajā otrajā posedge no pulksteņa ... rindas un tā tālāk .......... Kā to var izdarīt? Atcerieties, tas nav par simulāciju, bet slodze tos faktiskos aparatūras ...... ....

 

[TrickyDicky]

Tad jums ir divas iespējas: 1. Ielādēt visus uz rom datiem, tāpēc tā ir noteikta un nekad izmaiņas FPGA un tikai slodzi, kad jauda augšu. 2. Izlemiet, kā vēlaties nosūtīt datus no PC (RS232, 422, Ethernet uc) un īstenot kontrolieri, kas ir saskarne.

 

[shnain]

Sveiki, Jūs varat vienkārši īstenot FPGA modulis, kas ar jums sazināties dizaina augstākā līmenī, šis modulis būs Iepriekšminētās vērtības iekodēts, un pēc reset tas sāks sniegt stimulu ar savu dizainu ik + IVE malu, jūs varat ciklu, ja Jums nepieciešams vai pārtraukt, vai izraisīt stimulu moduli ar ārēju slēdzi ... pastāv iespējas daudz. Labu veiksmi!

 

[dll_fpga]

Tad jums ir divas iespējas: 1. Ielādēt visus uz rom datiem, tāpēc tā ir noteikta un nekad izmaiņas FPGA un tikai slodzi, kad jauda augšu. 2. Izlemiet, kā vēlaties nosūtīt datus no PC (RS232, 422, Ethernet uc) un īstenot kontrolieri, kas ir saskarne.

hi trickydicky, Mans FPGA padomei ir USB, kā arī RS232 ..... Vai jūs Paskaidrojiet, kā var kontrolieris projektē? Jūs varat arī norādīt visu iespējamo alternatīvu ....[ COLOR = "Silver"] [size = 1 ]---------- Post pievienotā 14:25 ---------- Previous post bija 14:20 ----------[/SIZE] [/color]

Sveiki, Jūs varat vienkārši īstenot FPGA modulis, kas ar jums sazināties dizaina augstākā līmenī, tas modulis ietver minētās vērtības iekodēts, un pēc reset tas sāks sniegt stimulu ar savu dizainu ik + IVE malu, jūs varat ciklā, ja jums ir nepieciešams vai apstāties, vai izraisīt stimulu moduli ar ārēju slēdzi ... pastāv iespējas daudz. Labu veiksmi!

Bet failu nevar tikt izmitināti ROM kā katrs no faila rindā ir 64bits un ir 1600 šādu rindu .....

 

[TrickyDicky]

Tas būs atkarīgs no jums, lai atrastu specs protokolu, kuru vēlaties izmantot, lai pārsūtītu datus un izveidot kontrolieris. Jūs, iespējams, var atrast vienu no opencores.org. Pretējā gadījumā jums ir kodu tas pats. Mana izpratne ir USB, ir patiešām grūti protokolu, ko īsteno FPGA. Tas būs atkarīgs no jūsu kuģa, kādas iespējas jums ir attiecībā apmaiņas mehānismiem.

 

[shnain]

Kas FPGA / Board jūs lietojat?

 

[dll_fpga]

Tas būs atkarīgs no jums, lai atrastu specs protokolu, kuru vēlaties izmantot, lai pārsūtītu datus un izveidot kontrolieris. Jūs, iespējams, var atrast vienu no opencores.org. Pretējā gadījumā jums ir kodu tas pats. Mana izpratne ir USB, ir patiešām grūti protokolu, ko īsteno FPGA. Tas būs atkarīgs no jūsu kuģa, kādas iespējas jums ir attiecībā apmaiņas mehānismiem.

Vai ir iespēja man izmantot chipscope par to pašu .... tā, ka chipscope būtu sazināties ar savu dizainu un sniedz ieguldījumu ... Tas ir iespējams .... (Aptuveni 1600 rindu datiem (katras rindas ir 64 biti), ir jānosūta ar konstrukcijas ...), vai arī XILINX coregen's var man palīdzēt ?....[ COLOR = "Silver"] [size = 1] - -------- Post pievienotā 15:57 ---------- Previous post bija 15:21 ----------[/SIZE] [/color] [ QUOTE = shnain; 871341] Kas FPGA / Board lietojat [/Quote] Spartan 3e 16000?

 

[Tan]

Vai ir iespēja man izmantot chipscope par to pašu .... tā, ka chipscope būtu sazināties ar savu dizainu un sniedz ieguldījumu ... Tas ir iespējams .... (Aptuveni 1600 rindu datiem (katras rindas ir 64 biti), ir jānosūta ar konstrukcijas ...), vai arī XILINX coregen's var man palīdzēt ?....[ COLOR = "Silver"] [size = 1] - -------- Post pievienotā 15:57 ---------- Previous post bija 15:21 ----------[/SIZE] [/color] Spartan 3.e 16000

CHipscope izmanto pārbaudei design.it neizmanto datu ievades device.However, ROM vai LUT ir labākais method.Just creat LUT kur jūs glabājat vērtības un zvanu vērtības, ja nepieciešams.

 

[lucbra]

Tas būs atkarīgs no jums, lai atrastu specs protokolu, kuru vēlaties izmantot, lai pārsūtītu datus un izveidot kontrolieris. Jūs, iespējams, var atrast vienu no opencores.org. Pretējā gadījumā jums ir kodu tas pats. Mana izpratne ir USB, ir patiešām grūti protokolu, ko īsteno FPGA. Tas būs atkarīgs no jūsu kuģa, kādas iespējas jums ir attiecībā nodošanas mehānismiem

. Tas būs atkarīgs arī no atsvaidzes intensitāti no attēla. Tas diktē pārsūtīšanas ātrums. Neaizmirstiet, lai īstenotu FIFO, jo jums ir pulkstenis domēna šķērsošanas jautājumiem. Sveicieni

 

[dll_fpga]

CHipscope izmanto pārbaudei design.it neizmanto datu ievades device.However, ROM vai LUT ir labākais method.Just creat LUT kur jūs glabājat vērtības un zvanu vērtības ja to pieprasa

. manus datus ir par 64bits * 1600 ..... ir iespējams saglabāt, ka daudz vērtības rom? ? Citas alternatīvas

<span style="color: grey;"><span style="font-size: 10px">---------- Post pievienotā 16:21 ---------- Previous post bija 16:18 - ---------</span></span>

Tas būs atkarīgs arī no atsvaidzes intensitāti no attēla. Tas diktē pārsūtīšanas ātrums. Neaizmirstiet, lai īstenotu FIFO, jo jums ir pulkstenis domēna šķērsošanas jautājumiem. Attiecībā uz

Pieņemsim, ja es esmu, izmantojot USB kodols, lai sazinātos ar FPGA ... tad man vajadzētu būt iespējai nosūtīt teksta failu FPGA, kā mēs pārsūtīt datus uz pendrive ... vai tas prasa papildu programmatūra? ?

 

[lucbra]

Jums būs nepieciešams īstenot ROM ar 2048 adresēm (11 līnijas) un 64bit plašu autobusu. Tāpat kā TrickyDicky rakstīja, USB nav viegli īstenot, bet tas ir iespējams. Ja jūs saprotat, informāciju par USB kodols, tas būs diezgan viegli, lai pabarotu datu ievadi savu kompresijas projektu.

 

[dll_fpga]

jums būs nepieciešams īstenot ROM ar 2048 adresēm (11 līnijas) un 64bit plašu autobusu. Tāpat kā TrickyDicky rakstīja, USB nav viegli īstenot, bet tas ir iespējams. Ja jūs saprotat, informāciju par USB kodols, tas būs diezgan viegli, lai pabarotu datu ievadi savu kompresijas projektu

domāt. Ja es esmu pievienojot USB galveno manu dizainu ...... kā var Es sūtu teksta failu galveno? neprasa papildu programmatūra vai tas būtu iespējams nosūtīt datus no logiem ir tieši kā mēs nosūtīt datus pendrive (flash drives)?

 

[TrickyDicky]

Jūs paradis sūtīt teksta failu kā teksta failu, jums vajadzētu sūtīt to kā izejas datus. tāpēc jums būs nepieciešama programmatūra, lai slēptu tekstu datus pirms nosūtīšanas.

 

[lucbra]

Pieņemot, ka dati, kas no USB būtība ir 8bit plašs: Jums būs nepieciešams atkārtoti organizēt šo 8bit ar datu pakešu kas atbilst jūsu prasībām (64bit platleņķa). Tas nozīmē, ka jūsu USB dati ir clocked ārā no USB kodols ir 8x ātrāk nekā apstrādes pulksteni ātrumu. 2. jautājums jums būs jātiek galā ar: Kā jums noteikt sākuma pakešu? Pieņemot, ka esat iekļauts "sākumu rāmja rakstura attēlu pārskaitījumu, iespējams, var sinhronizēt ar datiem, ko glabā pendrive. Tāpat kā es uzrakstīju pirms, mācību sakaru protokols, kuru vēlaties ieviest, un uz Jūsu jautājumiem partija tiks atbildēts.

 

[dll_fpga]

jūs paradis sūtīt teksta failu kā teksta failu, jums vajadzētu sūtīt to kā izejas datus. tāpēc jums būs nepieciešama programmatūra, lai slēptu tekstu datus pirms nosūtīšanas

Ja es varētu saņemt virsotnes FPGA ... var. problēmu vienkāršot? (datu pārsūtīšanu no datora), kas ir par iespējamām alternatīvām, es varētu saņemt tur, lai vienkāršotu savu uzdevumu ...?

 

[TrickyDicky]

Nr. nav matricas nāk ar konkrētu transporta protokolu īstenošanu, kas jau. Tas ir uz leju, lai jums.

 

[dll_fpga]

Nr. nav matricas nāk ar konkrētu transporta protokolu īstenošanu, kas jau. Tas ir uz leju, lai jums.

Ja pārsūtīšanas režīmu ir PCI, tad varētu i izmantot XILINX coregen ir radīt PCI kodols ..... vienkāršot savu darbu .... tas ir iespējams?

 

[TrickyDicky]

Jā, bet jūs, iespējams, wouldnt ir, lai saņemtu virtex par to. Jums vēl ir jāiemācās PCI interfeisu darbu, bet tas parasti ir vienkārša adrese / datu sistēmu.

 

[dll_fpga]

Jā, bet jūs, iespējams wouldnt ir, lai saņemtu virtex par to. Jums vēl ir jāiemācās PCI interfeisu darbu, bet tas parasti ir vienkārša adrese / datu sistēmu.

ok ... Arī šajā gadījumā ... es būtu nepieciešams, lai izmantotu programmatūru, lai mainīt savu teksta failu RAW datu zināt? lai vispirms ļaujiet man studiju PCI. ... Man uzdot papildu dokumenta, kas nav PCI protokolu, lai veiktu šo uzdevumu? Jūs varat norādīt nosaukumu kādu labu mācību grāmatu par PCI?

 

[j_andr]

Es tomēr kaut ko līdzīgu, mums bija testa lielu projektu, kas patērēts gandrīz visas atmiņas stratix3 FPGA, mums bija stimuliem pārnēsātāju, ko Matlab failā; ievades datu iekrāva ko programmēšanas kabeli rediģējamu rom, es uzskatu, ka līdzīga pieeja ir iespējams ar XILINX programmatūras / ierīces TCL skriptu atkārtotu soļus līdz gada beigām ieejas fails: - apstājas sistēmas pulksteni, - skan pirmais 1K ievadi vektoru no ieejas Hex failu, - kravas tiem mazajiem ievadi rom, - ļauj sistēmas pulksteni, ieejas rom plūsmas datus testa priekšmeta, - testa priekšmeta produkciju uzglabā produkcijas 1K ram, - pēc 1024 pulksteņi sistēmas pulksteni ir bloķēts, - nākamā 1K vektoru ielādes no faila, - izejas ram dempinga izejas failu - uc; - ------ ir jautri