J
jmoore180
Guest
Hi. Es biju wandering to, ko cilvēki dara rūpniecībā rakstot VHDL kods sintēzes? Es vienmēr izmantot (n downto 0) std_logic_vectors. Tomēr, ja kodē vienu RTL ir jāizmanto (0 līdz n) tā, ka autobusa pasūtīšanas atbilst noklusējuma pasūtīšana virtuozs, lai izvairītos no pienākuma izmantot cds_thru pārkārtot autobusa ti. Lai izvairītos no cds_thru pamatojums ir tas nav saderīgs ar kādu simulatori (ultra_sim), un jūs rokturis aizstāt to ar 0,001 ohm rezistoru. Tātad, kas ir vairāk izplatīta rūpniecībā (n downto 0) ar cds_thru vai (no 0 līdz n)?