Par Synthesis

P

Pankaj

Guest
Sveiki,

Kas notiek parasti tad, kad mēs norādot papildināts ar diviem nos jebkurā ABL,

piem.: In Std_logic_vector (31 Downto 0);
b: In Std_logic_vector (31 downto 0);
summa: Out Std_Logic_vector (31 Downto 0)

summa <= a b;

Vai sintezatoru sintezēt funkciju papildinātāju izmantojot ripple veikt vai rokas lookahead.Konkrēti Kāda XILINX ISE7.1i darīs

Pankaj

 
Tas atkarīgs no tā, kāda veida contrains jums pievienot un rīku jūs lietojat ...

Tikai mēģināt un meklēt rezultātu.

 
Čau,
lielākoties tā būs ripple veikt papildu vērtību.Bet tā jūs redzat arhitektūru iekārtu Jūs redzēsiet, ka tās ir paredzētas veikt pavairošanas ceļā, katrā CLB lai veiktu izplatīšanās kavējuma ir samērā mazāk.

Ar laba vēlējumiem,

 

Welcome to EDABoard.com

Sponsor

Back
Top